[发明专利]一种用于形成接触孔的方法

说明书

技术领域

本发明涉及半导体制造领域，且具体而言，涉及一种用于形成接触孔的方法。

背景技术

随着栅极尺寸缩短至几十纳米，栅极介电层的厚度降至3nm以下，引发了栅极电阻过大、栅漏电增大以及多晶硅栅极出现空乏现象等问题。因此，人们又将目光重新投向金属栅技术，其中，采用具有较低电阻的金属作为栅极，并且采用具有高介电常数（高k）的材料作为栅极介电层。

金属栅技术包括先栅（Gate-First）工艺和后栅（Gate-Last）工艺。先栅工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，而后栅工艺则与之相反。由于先栅工艺中金属栅极需要经受高温工艺，因而可能会引起热稳定性、阈值电压漂移和栅极堆叠层再生长等问题，这对于PMOS而言非常严重。因此，目前常规上大多采用后栅工艺，而采用高k栅极介电层的后栅工艺也已普遍采用（（下文中简称为“高k金属栅后栅工艺”）。

常规上，高k金属栅后栅工艺包括下列步骤：首先，提供半导体衬底，并在半导体衬底上形成有高k栅介电层；接着，在高k栅极介电层上沉积多晶硅层，并对其进行构图以形成多晶虚设栅极（dummy gate）；接着，在多晶虚设栅极两侧的半导体衬底中形成浅掺杂区；之后，在多晶虚设栅极两侧形成侧墙（sidewall），并在侧墙两侧的半导体衬底中形成源区和漏区；然后，在源区和漏区上形成自对准金属硅化物（Self-Aligned Silicide Blocking Layer，SAB）以降低接触电阻；接着，在这样获得的半导体器件结构上形成接触孔蚀刻停止层（Contact Etch Stop Layer,CESL），并在接触孔蚀刻停止层上形成层间介电层（ILD层），并进行化学机械抛光（CMP）工艺至露出多晶虚设栅极；然后，去除多晶虚设栅极，并填充金属以形成金属栅极；接着，进行后续的互连工艺，例如层间介电层沉积、接触孔蚀刻、金属布线填充等。至此，形成了具有如图1所示剖面图的半导体器件结构，图中所示有衬底110、隔离槽112、源/漏区114、金属硅化物116、接触孔蚀刻停止层120、由栅极介电层122和金属栅极124构成的栅极结构、间隙壁126以及层间介电层130。以上即是目前普遍采用的后栅高k金属栅工艺，其工艺细节为本领域技术人员所公知。

然而，尽管后栅高k金属栅工艺如上所述具有诸多优点，但在采用该工艺制作MOS器件的情况下，在后段互连工艺中形成接触孔时，会存在较大问题。

具体来讲，用于互连的接触孔存在两种形式，即，共享接触孔（share contact）和矩形接触孔（square contact）。需予以说明的是，这里的“矩形”是指在电路设计阶段的版图上所呈现的接触孔形状而非其真实形状，在制造过程中所形成的接触孔实际上呈圆形。共享接触孔是指栅极和有源区共享的接触孔，同时位于栅极和有源区（例如，源区或漏区）上，其版图图案如图2中“A”所指。而矩形接触孔是指仅位于有源区或仅位于栅极上的接触孔，其版图图案如图2中“B”所指。从图2可以看出，共享接触孔通常具有两倍于矩形接触孔的大小。

现有工艺中，金属栅的高度与接触孔蚀刻停止层的厚度处于同一数量级（参见图1中的接触孔蚀刻停止层120和金属栅极124），并且构成侧墙最外层（本文中，以栅极结构为中心，远离中心即为外，靠近中心即为内）的SiN和构成蚀刻停止层的Si之间的蚀刻选择比尽管可以调整但难以调到较高比值。因此，当对金属栅和有源区上方的ILD层进行蚀刻时，过蚀刻（over-etch）会同时发生在金属栅的侧墙和接触孔蚀刻停止层上，参照图1所示示意性剖面图可有助于理解。若这样的情况发生，则在侧墙下方的半导体衬底中会有大约20nm厚的Si由于侧墙的过蚀刻而损失，如图3中圆圈所指（其中附图标记310表示共享接触孔，320表示金属栅极），从而导致金属栅漏电流增大，进而致使最终形成的MOS器件的电学性能变差。

鉴于上述原因，需要一种改进的用于形成接触孔的方法，期望该方法能够克服传统工艺中所存在的上述缺陷，并且能够容易与传统CMOS工艺兼容。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。