[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

第一信号延迟模块，所述第一信号延迟模块被配置成用变化的延迟量将输入信号的第一边沿延迟，维持所述输入信号的第二边沿，并输出多个第一驱动信号；

第二信号延迟模块，所述第二信号延迟模块被配置成用所述变化的延迟量将所述输入信号的第二边沿延迟，维持所述输入信号的第一边沿，并输出多个第二驱动信号；以及

输出焊盘驱动模块，所述输出焊盘驱动模块被配置成响应于所述第一驱动信号而用第一电压来驱动数据输出焊盘并响应于所述第二驱动信号而用第二电压来驱动所述数据输出焊盘，

其中，所述第一信号延迟模块在经由信号输入端子施加的信号具有第一逻辑电平时，将所述信号延迟设定的延迟量并将延迟的信号传送到信号输出端子；以及在所述信号具有第二逻辑电平时，无延迟地将所述信号传送到所述信号输出端子。

2.如权利要求1所述的半导体器件，其中，所述第一信号延迟模块包括被连接成链状的多个第一延迟单元，其中，所述第一延迟单元每个都被配置成在不延迟所述输出信号的第二边沿的情况下将前一第一延迟单元的输出信号的第一边沿延迟设定的延迟量以及输出所述第一驱动信号。

3.如权利要求2所述的半导体器件，其中，所述第二信号延迟模块包括被连接成链状的多个第二延迟单元，其中，所述第二延迟单元每个都被配置成在不延迟所述输出信号的第一边沿的情况下将前一第二延迟单元的输出信号的第二边沿延迟所述设定的延迟量以及输出所述第二驱动信号。

4.如权利要求3所述的半导体器件，其中，所述第一延迟单元每个都包括：

第一延迟传送部，所述第一延迟传送部被配置成当经由信号输入端子施加的信号具有第一逻辑电平时将所述信号延迟所述设定的延迟量并将延迟的信号传送到信号输出端子；以及

第一直接传送部，所述第一直接传送部被配置成当所述信号具有第二逻辑电平时无延迟地将所述信号传送到所述信号输出端子。

5.如权利要求4所述的半导体器件，其中所述第二延迟单元每个都包括：

第二延迟传送部，所述第二延迟传送部被配置成当经由信号输入端子施加的信号具有所述第二逻辑电平时将所述信号延迟所述设定的延迟量并将延迟的信号传送到信号输出端子；以及

第二直接传送部，所述第二直接传送部被配置成当所述信号具有所述第一逻辑电平时无延迟地将所述信号传送到所述信号输出端子。

6.如权利要求1所述的半导体器件，

其中，所述第一信号延迟模块包括被配置成接收所述输入信号并输出所述第一驱动信号的至少一个第一延迟单元，以及

其中，所述第一延迟单元被配置成在不延迟所述输入信号的第二边沿的情况下用不同的延迟量将所述输入信号的第一边沿延迟。

7.如权利要求6所述的半导体器件，

其中，所述第二信号延迟模块包括被配置成接收所述输入信号并输出所述第二驱动信号的至少一个第二延迟单元，以及

其中，所述第二延迟单元被配置成在不延迟所述输入信号的第一边沿的情况下用不同的延迟量将所述输入信号的第二边沿延迟。

8.如权利要求1所述的半导体器件，

其中，所述输入信号的第一边沿包括所述输入信号的从逻辑低电平到逻辑高电平的上升沿，

其中，所述输入信号的第二边沿包括所述输入信号的从逻辑高电平到逻辑低电平的下降沿，

其中，所述第一电压包括电源电压，以及

其中，所述第二电压包括接地电压。

9.如权利要求8所述的半导体器件，其中，所述输出焊盘驱动模块包含：

至少一个第一预驱动单元，所述至少一个第一预驱动单元被配置成接收所述第一驱动信号并将所述第一驱动信号反相；

至少一个第一主驱动单元，所述至少一个第一主驱动单元被配置成响应于所述第一预驱动单元的输出信号而将所述电源电压供应给所述数据输出焊盘；

至少一个第二预驱动单元，所述至少一个第二预驱动单元被配置成接收所述第二驱动信号并将所述第二驱动信号反相；以及

至少一个第二主驱动单元，所述至少一个第二主驱动单元被配置成响应于所述第二预驱动单元的输出信号而将所述接地电压供应给所述数据输出焊盘。