[发明专利]一种高压LDMOS器件

说明书

技术领域

本发明属于半导体功率器件技术领域，涉及高压横向双扩散金属氧化物半导体器件（LDMOS）。

背景技术

高压LDMOS（Double-diffused MOSFET）器件由于其良好的工艺兼容性，易于通过内部连线将分布将表面的源极、栅极和漏极与低压逻辑电路单片集成，被广泛的运用在高压功率集成电路中。但高压LDMOS器件的导通电阻与器件击穿电压之间的矛盾一直是高压器件设计的技术瓶颈，DMOS器件的导通电阻R_on与器件耐压BV存在Ron∝BV^2.3～2.6的关系，当设计高压器件时，为了得到高的耐压BV，不可避免的会增大器件的导通电阻，在器件设计过程中，往往要求器件具有高的耐压、低的导通电阻和小的芯片面积，由于上述矛盾关系的存在，阻碍了高压LDMOS器件在高压功率集成电路中的应用。为了克服这个矛盾关系，J.A.APPLES等人提出了RESURF(Reduced SURface Field)降低表面场技术，此技术自提出以来就被广泛运用于高压器件设计之中，但此技术只能在一定程度上降低导通电阻，仍然满足不了高速发展的功率集成电路对高压LDMOS器件的技术要求。

图1是现有的具有降场层的高压LDMOS器件结构示意图。其第一导电类型半导体降场层3位于第二导电类型半导体漂移区2中，所述第一导电类型半导体降场层3为连续单纯的第一导电类型半导体材料（如图2所示），该第一导电类型半导体降场层3能够在一定程度上降低LDMOS器件的导通电阻，但仍然无法满足高速发展的功率集成电路对高压LDMOS器件的技术要求。

发明内容

本发明的目的是提供一种高压LDMOS器件，所述LDMOS器件与传统具有降场层的高压LDMOS器件相比，其导通电阻进一步降低并且并不额外占用芯片面积（或在相同的导通能力的情况下具有更小的芯片面积）。

本发明技术方案如下：

一种高压LDMOS器件，如图3所示，包括第一导电类型半导体衬底1、位于第一导电类型半导体衬底1表面的第二导电类型半导体漂移区2、位于第二导电类型半导体漂移区2顶部一侧的第二导电类型半导体漏区10、位于第二导电类型半导体漂移区2顶部另一侧的第一导电类型半导体体区6，第一导电类型半导体体区6中具有第二导电类型半导体源区11和第一导电类型半导体体接触区12；器件表面与第二导电类型半导体漏区10接触的是漏极金属15，与第二导电类型半导体源区11和第一导电类型半导体体接触区12接触的是源极金属14，第一导电类型半导体体区6和部分第二导电类型半导体漂移区2表面是栅氧化层8、栅氧化层8表面是栅极9，其余第二导电类型半导体漂移区2表面是场氧化层7，源极金属14、栅极9和漏极金属15三者之间填充金属前介质13。所述第一导电类型半导体体区6与第一导电类型半导体衬底1之间还具有横向与第二导电类型半导体漂移区2接触的第一导电类型半导体埋层4。所述第二导电类型半导体漂移区2内部还具有第一导电类型半导体降场层3。所述第一导电类型半导体降场层3在器件宽度方向上呈现不连续状态，中间周期性间隔着第二导电类型半导体电荷平衡区16（如图4所示）。

图4所示为图3中沿BB’连线的剖面图，与图2所示传统横向高压DMOS剖面相比在第一导电类型半导体降场层3沿器件宽度方向增加了第二导电类型半导体电荷平衡区16，所述第二导电类型半导体电荷平衡区16能增加耗尽界面数量，进一步降低导通电阻，为更好的实现电荷平衡，可适当增加第二导电类型半导体电荷平衡区16的掺杂浓度。

本发明提供的一种高压LDMOS器件中，所述第一导电类型半导体降场层3还可由分段线性变掺杂的第一导电类型半导体形成，其长度和掺杂浓度自第二导电类型半导体源区11至第二导电类型半导体漏区10逐渐降低。