[发明专利]封装基板板片结构、封装基板、半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，更详言之，本发明为一种封装基板周缘具有防底充材料溢流的凹部的半导体封装件及其制法。

背景技术

现今，随着科技发展的趋势，电子产品趋于轻薄短小，使得作为电子产品核心组件的半导体封装件的空间运用变得更加重要，因此，仍须不断的改进与克服半导体封装件的工艺技术，以符合现代科技产品轻薄短小的趋势。

半导体封装件于封装上，多采批次式(bath-type)工艺，也就是，通常于封装基板整版面上同时进行数组的多个半导体芯片的置晶(die-attach)与底部充填(underfilling)，最后再进行切单步骤。但因任二相邻半导体芯片间的间距太小，于填入底充材料(underfill)时，往往容易造成该底充材料不当溢流至四周，而影响至制成品的良率。

现有改进底充材料不当溢流的方式请参阅第7927925及8018073号美国专利或如图1所示，其于封装基板10的顶表面102的底充材料分布区102a与其四周分别涂布亲水性颗粒粉末与疏水性颗粒粉末，从而使该底充材料分布区102a与其四周分别具有亲水性与疏水性，以减少底充材料12不当溢流至该底充材料分布区102a四周的情况。

不过，前述方式需依不同的封装基板或半导体芯片搭配不同亲水性或疏水性的颗粒粉末，而增加封装工艺的复杂性，且此方式并无法完全解决底充材料不当溢流的问题。

因此，如何克服现有技术上述的问题，实为一重要课题。

发明内容

为解决上述现有技术的种种问题，本发明的主要目的是揭露一种封装基板板片结构、封装基板、半导体封装件及其制法，可缩短各该半导体芯片之间的设置距离，故可进一步提升该封装基板的使用率。

本发明的半导体封装件包括：封装基板，其具有相对的顶表面和底表面，且该顶表面上形成有电性线路，并于该顶表面周缘形成有凹部；至少一半导体芯片，其以覆晶方式电性连接该封装基板的顶表面；以及底充材料，其形成于该封装基板与该半导体芯片之间。

本发明还提供一种半导体封装件，其包括：一封装基板，其具有相对的顶表面和底表面，且该顶表面上形成有电性线路与覆盖该电性线路的防焊层，该基板周缘并形成有凹部；至少一半导体芯片，其以覆晶方式电性连接该封装基板的顶表面；以及底充材料，其形成于该封装基板与该等半导体芯片之间。

本发明还提供一种封装基板板片结构，其包括：多个数组排列的封装基板；以及连结部，其用以连结各该封装基板，且该连结部于任二相邻的该封装基板间的部位定义有切割线，并于各该切割线处形成有凹部。

本发明还提供一种封装基板，其具有相对的顶表面和底表面，且该顶表面的周缘具有凹部，并于该封装基板的顶表面上形成有电性线路。

本发明又提供一种半导体封装件的制法，其包括：提供一前述的封装基板板片结构，将多个半导体芯片覆晶接合该封装基板上；于各该半导体芯片与封装基板之间形成底充材料；以及沿该切割线切割该板片，以分割成多个半导体封装件。

前述的半导体封装件的制法中，该板片的一表面上还形成有防焊层，且该防焊层沿该板片的切割线开设有防焊层凹槽，以由该防焊层凹槽做为该凹部。

前述的半导体封装件的制法中，形成该凹部的方式为机械切割、激光剥离或化学蚀刻。另外，该底充材料借由点胶方式充填入该半导体芯片与封装基板间。此外，形成该底充材料的材质为环氧树脂或掺杂有填充材的环氧树脂。

前述的半导体封装件的制法中，各该半导体封装件包括一该半导体芯片或多个该半导体芯片，且多个该半导体芯片时，该凹部还延伸至相邻二该半导体芯片之间。

前述的半导体封装件及其制法，该封装基板的顶表面形成有多个供电性连接该半导体芯片上的凸块的第一电性接触垫，而该封装基板的底表面具有多个第二电性接触垫，且该等第二电性接触垫上具有焊球。此外，该封装基板具有多个导电孔，且该等导电孔电性连接该顶表面及该底表面。

依上所述，本发明通过在板片上的切割处形成凹部，使得底充材料的溢流部分导入至该凹部中，而借由该凹部吸收部分溢流的底充材料，避免该底充材料不当溢流，且本发明因此可缩减半导体芯片与半导体芯片之间的距离，进而更加提升封装基板的使用率，本发明更无现有技术需针对不同的封装基板或半导体芯片来设计的限制。

附图说明

图1用于显示现有第7927925及8018073号美国专利的改善底充材料不当溢流的方式的剖面示意图。