[发明专利]一种基于FPGA实现的信道化接收机子信道实时频谱合成方法

权利要求书

1.一种基于FPGA实现的信道化接收机子信道实时频谱合成方法，由FPGA程序单元构成流水线，其特征在于，包括如下步骤：

（1）高速AD采集的960M采样数字输入信号经LVDS串并转换单元转换为16抽取60M采样的16路并行数据；

（2）16路并行数据经16路均匀信道化单元输出16路IQ信号，采用基于DFT调制的无混叠、无盲区的信道划分方法进行16路均匀信道化；

（3）cordic单元计算16路IQ信号的幅度和相位；

（4）延时单元对16路IQ数据延时，使16路IQ数据与16选3信号选择单元使用的IQ数据同步；

（5）16选3信号选择单元根据相位求得的信号瞬时频率，根据信号的幅度比较获得信号时间起始阶段所在信道及相邻两个信道，设为第Q路，相邻的信道分别设为第Q-1和第Q+1路；

（6）16选3信号选择单元输出的三路IQ信号经过时域加窗单元进行时域加窗处理；

（7）时域加窗处理后的三路IQ信号经短时快速傅里叶变换单元进行短时快速傅里叶变换单元处理；

（8）经短时快速傅里叶变换处理后的IQ信号由频谱合成单元采用基于相邻子信道频谱拼接技术对三路信号频谱进行合成。

2.根据权利要求1所述的一种基于FPGA实现的信道化接收机子信道实时频谱合成方法，其特征在于：所述对三路信号频谱进行合成包括，利用FPGA的FFT IP核分别对三路信号进行流水线式的64点短时快速傅里叶变换运算，本时间段64点短时快速傅里叶变换谱与上一时间段的频谱幅值采取逐点比较的方式，取幅值大的值替换此频率对应的小幅值，使用子信道有效的32点频谱部分计算信号的频谱宽度，完成最后一段64点频谱计算后，将相邻三子信道合成96点频谱，完成频谱合成。