[发明专利]一种基于FPGA实现的信道化接收机子信道实时频谱合成方法

说明书

技术领域

本发明涉及数字化信号处理领域，具体涉及一种实时性更强、精度更高的基于FPGA实现的信道化接收机子信道实时频谱合成方法。

 背景技术

为了适应越来越复杂的电磁环境，电子侦察接收机通常采用宽带数字接收机满足对捷变频雷达、LPI雷达的识别要求，宽带数字接收机具有处理带宽宽（一般大于500MHz）、高灵敏度、大动态范围、多信号并行处理和信息实时处理的能力，可实现监视带宽内信号的全概率截获。

采用宽带数字接收机实时分析和识别雷达信号时，一般需要实时得到正确的频谱，以完成信号雷达参数获取和识别。目前存在主要技术问题是信号频谱的实时测量问题，FPGA是完成实时信号处理的理想方案，但若直接采用基于FPGA的傅里叶变换（FFT）方案，FPGA的处理速度还无法完全与AD的处理速度相匹配，且取样点较多、处理时间较长，因此多采用均匀信道化结构降低处理速度。当信号的频谱宽度未超过一个子信道带宽时，一个信道的IQ分量就能完全表示信号的频谱。随着是LPI等宽带雷达信号的出现，信号的频谱宽度会超过一个子信道带宽、同时落在两个子信道中时，显然只用一个子信道的IQ分量无法表示信号的完整频谱，在相邻两子信道中还会有信号的部分有效频谱，这为宽带信号的识别带来了特殊的问题。同时宽带信号的3dB带宽识别实时性较低，多为ms量级。

本发明主要为解决宽带雷达信号频谱的测量，即为得到信号的完整频谱需将信道化输出有信号的子信道及其相邻两子信道的频谱进行合并，得到信号的真实频谱，进而完成3dB带宽估计，本发明首次提出了基于FPGA实现的信道化接收机子信道实时频谱合成方法，采用本发明方案可保证在脉冲下降沿后5us得到信号3dB带宽估计结果。

本发明应用于电子侦察接收机的基于FPGA的数字信道化处理中，可以实时的完成信号的频谱合成，为雷达信号的识别和分析提供频谱识别依据。

发明内容

本发明的目的在于为电子侦察接收机提供一种高精度、高实时性的基于FPGA实现的信道化接收机子信道实时频谱合成方法。

本发明的目的是这样实现的：由FPGA程序单元构成流水线，包括如下步骤：

（1）高速AD采集的960M采样数字输入信号经LVDS串并转换单元转换为16抽取60M采样的16路并行数据；

（2）16路并行数据经16路均匀信道化单元输出16路IQ信号，采用基于DFT调制的无混叠、无盲区的信道划分方法进行16路均匀信道化；

（3）cordic单元计算16路IQ信号的幅度和相位；

（4）延时单元对16路IQ数据延时，使16路IQ数据与16选3信号选择单元使用的IQ数据同步；

（5）16选3信号选择单元根据相位求得的信号瞬时频率，根据信号的幅度比较获得信号时间起始阶段所在信道及相邻两个信道，设为第Q路，相邻的信道分别设为第Q-1和第Q+1路；

（6）16选3信号选择单元输出的三路IQ信号经过时域加窗单元进行时域加窗处理；

（7）时域加窗处理后的三路IQ信号经短时快速傅里叶变换单元进行短时快速傅里叶变换单元处理；

（8）经短时快速傅里叶变换处理后的IQ信号由频谱合成单元采用基于相邻子信道频谱拼接技术对三路信号频谱进行合成。

对三路信号频谱进行合成包括，利用FPGA的FFT IP核分别对三路信号进行流水线式的64点短时快速傅里叶变换运算，本时间段64点短时快速傅里叶变换谱与上一时间段的频谱幅值采取逐点比较的方式，取幅值大的值替换此频率对应的小幅值，使用子信道有效的32点频谱部分计算信号的频谱宽度，完成最后一段64点频谱计算后，将相邻三子信道合成96点频谱，完成频谱合成。

本发明的有益效果在于：采用基于短时快速傅里叶变换（STFFT）处理的FPGA流水线处理方式，可保证在脉冲信号下降沿5us后识别出宽带信号的3dB带宽等时频信息，测频精度为1MHz，提高了信号识别的实时性。采用瞬时频率与幅度比较方法确定信号起始段所在子信道Q，进而对第Q、Q-1和Q+1路相邻3路IQ信号进行STFFT计算，通过相邻时间段对应频率点频谱取大的方法合成每路频谱，最后完成相邻三个子信道频谱合成；解决了采用均匀信道化接收机跨信道宽带信号的带宽信息识别信号和实时频谱测量问题。

附图说明

图1是本发明的系统原理框图；

图2是高速高效数字信道化接收机结构图；

图3是cordic算法求取相位和幅度示意图；