[发明专利]一种用于三维成像微波高度计的Chirp信号发生方法及发生器

权利要求书

1.一种用于三维成像微波高度计的Chirp信号发生器，用于为三维成像微波高度计系统产生直接数字频率合成和直接波形存储双模式的宽带数字chirp信号，其特征在于，所述信号发生器依次包含串联连接的：

波形数据生成单元，该单元基于FPGA芯片，用于采用直接频率合成方法或直接波形存储方法生成波形数据，且将生成的波形数据分成两路正交的波形数据进行输出；

双通道数模转换单元，该单元基于一片双通道数模转换器，该数模转换器用于接收来自波形数据生成单元输出的波形数据，将其进行数模转化，产生两路基带信号并进行输出；和

正交调制单元，用于接收所述双通道数模转换单元输出的两路基带信号并进行正交调制，产生用于三维成像微波高度计的Chirp信号。

2.根据权利要求1所述的用于三维成像微波高度计的Chirp信号发生器，其特征在于，所述波形数据生成单元进一步包含：

用于为所述FPGA芯片提供时钟的时钟产生分配子单元和时钟线；

用于为所述FPGA芯片提供电源的电源分配子单元；和

用于为所述FPGA芯片产生的波形数据进行存储，或在所述FPGA芯片工作的初始化阶段将存储该FPGA所需的波形数据的存储子单元。

3.根据权利要求2所述的用于三维成像微波高度计的Chirp信号发生器，其特征在于，所述的存储子单元进一步包含：两片DDR2 SDRAM芯片以及一片Dataflash芯片，其中DDR2提供快速的实时存储，而Dataflash提供大容量的低速存储，掉电不丢失数据；若FPGA芯片工作在直接波形存储模式下，其将波形数据从Dataflash读入到其中的FIFO中去，若数据量较大，则将数据读入到DDR2SDRAM中去。

4.根据权利要求3所述的用于三维成像微波高度计的Chirp信号发生器，其特征在于，所述的时钟产生分配子单元具体采用CDCM61004时钟芯片产生的时钟；且产生的时钟通过LVDS时钟线提供给FPGA芯片，FPGA芯片用DCM模块产生有一定延时的时钟并通过LVDS时钟线提供给双通道数模转换单元；且FPGA芯片与DDR2间的时钟用的是差分SSTL18。

5.根据权利要求1所述的用于三维成像微波高度计的Chirp信号发生器，其特征在于，所述双通道数模转换单元和正交调制单元之间还连接有一无源低通滤波器。

6.根据权利要求5所述的用于三维成像微波高度计的Chirp信号发生器，其特征在于，所述无源低通滤波器为π型无源低通滤波器。

7.根据权利要求1所述的用于三维成像微波高度计的Chirp信号发生器，其特征在于，所述FPGA芯片进一步包含：

直接频率合成模块，用于三维成像微波高度计系统在轨运行期间，依据由上传指令传输的频率字和频率步进值改变波形的长度和频谱宽度，进而生成波形数据，且该直接频率合成模块由Virtex5系列的IP内核产生；和

直接波形存储模块，用于当三维成像微波高度计系统联调和在轨运行的初期，采用该模块接收由外部计算机输入其中的波形数据。

8.根据权利要求1所述的用于三维成像微波高度计的Chirp信号发生器，其特征在于，所述双通道数模转换单元具体采用AD9779A，且所述正交调制单元采用ADL5371型号的正交调制器；

其中，上述型号的双通道数模转换单元与正交调制单元能够进行“无缝接口”。

9.一种用于三维成像微波高度计的Chirp信号产生方法，该方法用于为三维成像微波高度计系统提供其所需的Chirp信号，所述方法包含：

当三维成像微波高度计系统联调和在轨运行的初期，基于FPGA芯片采用波形存储的方式产生波形数据；

当三维成像微波高度计系统在轨运行过程中，基于FPGA芯片通过直接频率合成的方法获取系统的最佳脉冲宽度及频谱宽度，并通过上传指令对最佳脉冲宽度及频谱宽度对应的波形参数进行修改，产生所需波形数据；

将上述两种方式之一产生的波形数据采用一片双通道数模转换器进行数模转换并采用正交调制器进行正交调制，输出最终用于三维成像微波高度计的Chirp信号。

10.根据权利要求9所述的用于三维成像微波高度计的Chirp信号产生方法，其特征在于，所述方法还包含：

监测FPGA的某一控制端口获知波形数据的产生方式的步骤，该步骤具体为：

当端口为高电平时工作在直接频率合成模式，自动往双通道数模转换器输出数据；

当端口为低电平时为波形存储模式，等外部计算机向FPGA芯片下载波形后开始往双通道数模转换器输出数据；

其中，当处于直接频率合成模式下，用户设置好频率控制字及初始相位，就可得到相应的Chirp信号；

当在波形存储模式模式下时，波形数据由PC机进行计算，通过并口模拟串口，经由FPGA下载到dataflash中保存；在FPGA芯片上电之后，首先对双通道数模转换器进行配置，同时也对串口进行监测，如果上位机有下载数据的请求，则进行下载操作，若没有请求，则从dataflash中读出数据，存于FPGA芯片中所开的FIFO中，若数据长度较长，则将数据存于DDR2中，初始化完毕后，数据高速地从FIFO或DDR2中读出，输给双通道数模转换器。