[发明专利]一种用于三维成像微波高度计的Chirp信号发生方法及发生器

说明书

技术领域

本发明涉及雷达信号发生器的硬件设计及软件设计领域，特别涉及宽带的高性能的适用于三维成像微波高度计系统的数字Chirp信号产生方法，能同时根据参数要求自动生成波形，或者读取出预先存储的数据并生成波形，即本发明提供了一种用于三维成像微波高度计的Chirp信号发生方法及发生器。

背景技术

产生宽带的Chirp信号对提高三维成像微波高度计系统的距离分辨率具有非常重要的意义。数字化方式具有可编程性，波形参数配置非常方便，电路灵活且便于集成，已被广泛应用。数字chirp技术主要有基于相位累加器的直接数字频率合成法和基于波形存储直读的直接数字波形合成法两种基本的实现方式。它们在带宽、频率分辨率、频率转换时间、相位连续性上，都有很好的性能。直接数字频率合成法从1971年被提出，至今已经有近40年的发展，随着微电子技术的迅速发展，已经在波形生成领域得到了广泛的应用。随着高速大容量存储器件的发展，直接波形存储技术逐渐进入实用化，它能够方便地实现各种复杂波形，同时还能采用预失真技术改善波形，提高系统性能，广泛应用于需要产生非规律波形的场合。

现场可编程门阵列(FPGA)器件的飞速发展，使得利用高性能的FPGA器件结合其它芯片设计符合自己需要的电路成为很好的思路。无论在直接频率合成技术中生成相位累加器及查表的表格，还是给专用直接频率合成芯片提供频率控制字，还是在直接波形存储中把数据从存储芯片读到DAC中，FPGA都发挥了很大的作用。随着芯片工艺的飞速发展，数字化方式产生Chirp信号有着巨大的成长空间，它向着工作频率越高，分辨率越高，稳定性越好，带宽会增加，杂散噪声将越来越小的方向发展着。本设计硬件方面涵盖了正交调制电路、时钟产生及分配系统和电源分配系统，软件方面包括DDFS和DDWS两种模式下不同的软件运行流程图，FPGA资源的使用情况以及仿真结果。

发明内容

本发明的目的在于，为克服现有技术的上述问题，从而提出了一种用于三维成像微波高度计的Chirp信号发生方法及发生器。

本发明的设计可以同时实现直接频率合成方法与直接波形存储方法的高性能的带宽为220MHz的数字Chirp信号源，包括其硬件、软件设计。

为了实现上述目的，本发明提供了一种用于三维成像微波高度计的Chirp信号发生器，用于为三维成像微波高度计系统产生直接数字频率合成和直接波形存储双模式的宽带数字chirp信号，其特征在于，所述信号发生器依次包含串联连接的：

波形数据生成单元，该单元基于FPGA芯片，用于采用直接频率合成方法或直接波形存储方法生成波形数据，且将生成的波形数据分成两路正交的波形数据进行输出；

双通道数模转换单元，该单元基于一片双通道数模转换器，该数模转换器用于接收来自波形数据生成单元输出的波形数据，将其进行数模转化，产生两路基带信号并进行输出；和

正交调制单元，用于接收所述双通道数模转换单元输出的两路基带信号并进行正交调制，产生用于三维成像微波高度计的Chirp信号。

上述技术方案中，所述波形数据生成单元进一步包含：

用于为所述FPGA芯片提供时钟的时钟产生分配子单元和时钟线；

用于为所述FPGA芯片提供电源的电源分配子单元；和

用于为所述FPGA芯片产生的波形数据进行存储，或在所述FPGA芯片工作的初始化阶段将存储该FPGA所需的波形数据的存储子单元。

上述技术方案中，所述的存储子单元进一步包含：两片DDR2SDRAM芯片以及一片Dataflash 芯片，其中DDR2提供快速的实时存储，而Dataflash提供大容量的低速存储，掉电不丢失数据；若FPGA芯片工作在直接波形存储模式下，其将波形数据从Dataflash读入到其中的FIFO中去，若数据量较大，则将数据读入到DDR2SDRAM中去。

上述技术方案中，所述的时钟产生分配子单元具体采用CDCM61004时钟芯片产生的时钟；且产生的时钟通过LVDS时钟线提供给FPGA芯片，FPGA芯片用DCM模块产生有一定延时的时钟并通过LVDS时钟线提供给双通道数模转换单元；且FPGA芯片与DDR2间的时钟用的是差分SSTL18。

上述技术方案中，所述双通道数模转换单元和正交调制单元之间还连接有一无源低通滤波器。所述无源低通滤波器为π型无源低通滤波器。

上述技术方案中，所述FPGA芯片进一步包含：