[发明专利]互连结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，更为具体的，本发明涉及一种互连结构的形成方法。

背景技术

随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制作所需的互连线(Interconnect)。为了配合元件缩小后所增加的互连线需求，利用通孔实现的两层以上的多层金属互连线的设计，成为超大规模集成电路技术所必须采用的方法。

然而，随着半导体工艺节点的不断减小，半导体器件中通孔的临界尺寸(CD，critical dimension)也相应减小，在通孔中填充钨金属时易产生空洞，严重影响所制造互连结构的电学特性。另外，现有工艺在对通孔进行钨金属材料填充之前，通常会先在通孔的底部和侧壁上沉积粘附层，以提高介质层与后续形成钨金属互连线之间的粘附性，以及作为介质层与后续形成钨金属互连线之间的阻挡层，防止钨金属向介质层扩散。

参考图1，为现有工艺在通孔中填充钨金属材料，形成互连结构的流程图，包括：步骤S11，提供衬底，所述衬底上形成有介质层以及位于介质层内的通孔；步骤S12，通过化学气相沉积(Chemical vapor deposition，简称CVD)工艺在所述通孔底部和侧壁沉积氮化钛粘附层；步骤S13，在所述通孔内沉积钨金属材料，形成金属互连线。图2为图1互连结构形成方法所形成互连结构的剖面示意图，包括，衬底100；位于衬底100上的介质层102；位于介质层102中通孔底面和侧壁上的粘附层104；位于通孔内的钨金属互连线106。然而，在通过化学气相工艺在通孔底部和侧壁上沉积粘附层104的过程的同时，还会形成一些有机副产物和水蒸气，并残留在通孔的底部和侧壁上。在通过化学气相沉积工艺对所述通孔进行金属材料填充时，有机副产物和水蒸气会影响气相吸附以及成核等反应步骤，导致通孔开口部的金属材料提前封口，在所形成的钨金属互连线106内产生空洞108。

而钨金属互连线的形成质量对电路的性能影响很大，会直接影响到电路的多个性能参数。如果钨金属互连线填充质量不佳，将导致所形成互连结构的接触电阻(contact resistance)较大，电阻的均匀性较差，以及使得所形成的互连结构电阻标准偏差(STDEV)较大，影响所形成互连结构的电学性能，以及包含所形成互连结构的半导体器件的良率。

在公开号为CN101996924A的中国专利申请中可以发现更多关于互连结构的形成方法。

因此，在互连结构的形成过程中，如何避免或减小在金属互连线中产生空洞就成了亟待解决的问题。

发明内容

本发明解决的问题是提供一种互连结构的形成方法，防止所形成的互连结构中包含空洞，导致互连结构的接触变大以及电阻均匀性较差，提高包含所形成互连结构的半导体器件的良率。

为解决上述问题，本发明提供了一种互连结构的形成方法，包括：提供衬底，所述衬底上形成有介质层、以及形成于介质层中的通孔；通过化学气相沉积工艺在所述通孔底部和侧壁上沉积粘附层；进行加热处理；在所述通孔中的粘附层上沉积金属材料，直至填满所述通孔，形成金属互连线。

可选的，所述介质层的材质为低k材料或超低k材料。

可选的，所述粘附层的材质为氮化钛。

可选的，以四二甲基胺钛为原料沉积所述粘附层。

可选的，通过化学气相沉积工艺在所述通孔底部和侧壁上沉积粘附层时，所述化学气相沉积的具体参数包括：压强在1～10mTorr范围内，温度在350～450℃范围内。

可选的，所述粘附层的厚度在115～135nm范围内。

可选的，所述加热处理的加热气体为惰性气体或氮气，加热的温度在350～450℃范围内，加热的时间在10～90s范围内。

可选的，通过化学气相沉积工艺在所述通孔中的粘附层上沉积金属材料，直至填满所述通孔，形成金属互连线。

可选的，所述金属互连线的材质为钨。

与现有技术相比，本发明具有以下优点：

本发明互连结构的形成方法在通孔中粘附层形成后，通过加热的方法使沉积粘附层产生的有机副产物和水蒸气挥发，避免有机副产物和水蒸气对后续通孔中金属材料的沉积造成影响，使在金属互连线中产生的空洞减小或消除，改善所形成互连结构的电学性能，提高包含所形成互连结构的半导体器件的良率。

附图说明

图1为现有互连结构的形成方法的流程示意图；

图2为图1中互连结构的形成方法所形成的互连结构的剖面结构示意图；