[发明专利]非易失性存储器单元及其制造方法

权利要求书

1.一种非易失性存储器单元，包括：

一半导体基板；

一浮动栅极，该浮动栅极具有一尖端和一钝端，其中该尖端嵌入该半导体基板中；

一控制栅极，设置于该浮动栅极上；

一穿隧氧化层，设置于该浮动栅极与该半导体基板之间；以及

一多晶硅间介电膜，设置于该浮动栅极与该控制栅极之间。

2.如权利要求1所述的非易失性存储器单元，其中该浮动栅极包括一上半部分和一下半部分，其中该上半部分的体积大于该下半部分的体积。

3.如权利要求1所述的非易失性存储器单元，其中该浮动栅极为楔形、梯形或锥形。

4.如权利要求1所述的非易失性存储器单元，其中该半导体基板包括一凹槽，该浮动栅极的该尖端设置于该凹槽中。

5.如权利要求4所述的非易失性存储器单元，其中该浮动栅极的该钝端凸出于该半导体基板的一表面。

6.如权利要求4所述的非易失性存储器单元，其中该凹槽的一底部的面积小于该凹槽的一开口的面积。

7.如权利要求4所述的非易失性存储器单元，其中该凹槽的一剖面形状为V型。

8.如权利要求1所述的非易失性存储器单元，其中该浮动栅极具有一顶面和彼此相对的一对侧壁，该对侧壁与该顶面的夹角皆大于0度且小于90度。

9.如权利要求1所述的非易失性存储器单元，其中该浮动栅极、该多晶硅间介电膜和该控制栅极共同构成一栅极堆叠结构。

10.如权利要求9所述的非易失性存储器单元，还包括：

一对间隙壁，形成于该栅极堆叠结构的相对侧壁上；

一源极掺杂区和一漏极掺杂区，形成于该半导体基板内，且接近于该浮动栅极嵌入该半导体基板的该部分。

11.一种非易失性存储器单元的制造方法，包括下列步骤：

提供一半导体基板；

于该半导体基板中形成沿一第一方向延伸的多个浅沟槽隔绝物；

于该半导体基板上，形成沿不同于该第一方向的一第二方向延伸的多个硬掩模图案；

进行一蚀刻工艺，移除未被所述多个浅沟槽隔绝物和所述多个硬掩模图案覆盖的部分该半导体基板，以于该半导体基板中形成一凹槽；

于该凹槽内顺应性形成一穿隧氧化层；

于该穿隧氧化层上形成一浮动栅极，并填入该凹槽中；

于该浮动栅极上依序形成一多晶硅间介电膜和一控制栅极层；以及

图案化该多晶硅间介电膜和该控制栅极层，以形成覆盖该浮动栅极的一多晶硅间介电膜图案和一控制栅极图案。

12.如权利要求11所述的非易失性存储器单元的制造方法，其中该凹槽的一底部的面积小于该凹槽的一开口的面积。

13.如权利要求11所述的非易失性存储器单元的制造方法，其中该凹槽的一剖面形状为V型。

14.如权利要求11所述的非易失性存储器单元的制造方法，其中该浮动栅极、该多晶硅间介电膜和该控制栅极共同构成一栅极堆叠结构，该非易失性存储器单元的制造方法，还包括：

于该栅极堆叠结构的相对侧壁上形成一对间隙壁；

进行一掺杂工艺，于该半导体基板内形成一源极掺杂区和一漏极掺杂区，且该源极掺杂区和该漏极掺杂区分别接近于该凹槽的侧壁。