[发明专利]非易失性存储器单元及其制造方法

说明书

技术领域

本发明涉及一种非易失性存储器单元及其制造方法，特别涉及一种操作速度快的非易失性存储器单元及其制造方法。

背景技术

非易失性存储器(Non-volatile memory，NVRAM)是指当电流关掉后，所储存的数据不会消失的电脑存储器。近年来，非易失性存储器应用越来越广泛，尤其是在快闪存储器，已广泛地应用于各式便携式电子产品。目前非易失性存储器主要发展方向包括提高容量密度、增快操作速度与提升可靠度。然而，随着元件尺寸持续微缩以提高存储器容量密度的同时，例如快闪存储器的非易失性存储器的穿隧氧化层(tunneling oxide)的厚度也随之降低，当穿隧氧化层小于6nm时，公知快闪存储器的数据储存能力会严重地丧失，原因归咎于电荷储存层内的储存电荷能够水平移动(lateral migration)，因此穿隧氧化层中只要有一个漏电路径，即会产生严重的电荷损失。因此，如何兼顾非易失性存储器高容量密度、操作速度和可靠度，是目前非易失性存储器面临的挑战。

因此，在此技术领域中，有需要一种非易失性存储器单元，以满足上述需求且克服公知技术的缺点。

发明内容

有鉴于此，为解决现有技术存在的缺陷，本发明一实施例提供一种非易失性存储器单元，上述非易失性存储器单元包括一半导体基板；一浮动栅极，上述浮动栅极具有一尖端和一钝端，其中上述尖端嵌入上述半导体基板中；一控制栅极，设置于上述浮动栅极上；一穿隧氧化层，设置于上述浮动栅极与上述半导体基板之间；一多晶硅间介电膜，设置于上述浮动栅极与上述控制栅极之间。

本发明另一实施例提供一种非易失性存储器单元的制造方法，包括提供一半导体基板；于上述半导体基板中形成沿一第一方向延伸的多个浅沟槽隔绝物；于上述半导体基板上，形成沿不同于上述第一方向的一第二方向延伸的多个硬掩模图案；进行一蚀刻工艺，移除未被上述多个浅沟槽隔绝物和上述多个硬掩模图案覆盖的部分上述半导体基板，以于上述中形成一凹槽；于上述凹槽内顺应性形成一穿隧氧化层；于上述穿隧氧化层上形成一浮动栅极，并填入上述凹槽中；于上述浮动栅极上依序形成一多晶硅间介电膜和一控制栅极层；图案化上述多晶硅间介电膜和上述控制栅极层，以形成覆盖上述浮动栅极的一多晶硅间介电膜图案和一控制栅极图案。

本发明实施例的非易失性存储器单元可在相同的穿隧氧化层厚度条件下可大为提升存储器的程序化操作速度，或者本发明实施例的非易失性存储器单元可以较小的操作电压完成程序化操作，且可以同时兼顾元件的可靠度。

附图说明

图1a~7a为显示本发明一实施例的非易失性存储器单元的制造方法的俯视图。

图1b~7b分别为沿图1a~7a的A-A’切线的剖面图，其显示本发明一实施例的非易失性存储器单元的制造方法一位置的剖面示意图。

图1c~7c分别为沿图1a~7a的B-B’切线的剖面图，其显示本发明一实施例的非易失性存储器单元的制造方法的另一位置的剖面示意图。

图2d~7d分别为沿图2a~7a的C-C’切线的剖面图，其显示本发明一实施例的非易失性存储器单元的制造方法的又一位置的剖面示意图。

图8a、图8b显示本发明一实施例的非易失性存储器单元的剖面示意图，其分别显示本发明一实施例的非易失性存储器单元在程序化操作和抹除操作期间电子移动的示意图。

【主要附图标记说明】

500~非易失性存储器单元；

200~半导体基板；

201~顶面；

202~焊盘氧化层；

202a~焊盘氧化层图案；

204~焊盘氮化硅层；

205~隔离沟槽；

206~浅沟槽隔绝物；

212、236~光阻图案；

214~浮动栅极凹槽；

215~底部；

216a、216b~侧壁；

217~开口；

218~穿隧氧化层；

220~浮动栅极；

222~钝端；

230~多晶硅间介电材料；

230a~多晶硅间介电膜；

232~多晶硅材料；

232a~控制栅极；

234~氮化硅层；

234a~氮化硅图案；

240~栅极堆叠结构；

242~氧化层；

244~氮化层；

246~间隙壁；

248~源/漏极掺杂区；