[发明专利]一种氧化物半导体薄膜晶体管

说明书

技术领域

本发明涉及一种氧化物半导体薄膜晶体管，属于平板显示领域。

背景技术

薄膜晶体管（薄膜晶体管）作为平板显示器的有源驱动器件，成为平板显示领域的关键技术。氧化物半导体（如IGZO，AZO，GZO，ZnO等）薄膜晶体管以其高透明性、高迁移率、高电流开关比、低工艺温度以及简单的制造工艺等优点，拥有很好的发展前景，能够用在高性能TFT-LCD或AMOLED显示屏上。

然而，目前的氧化物半导体薄膜晶体管在工作中（如恒压或恒流模式下）其阈值电压随时间的推移容易产生漂移，从而影响了阈值电压的稳定性，进而造成对显示器像素明亮程度的不良影响。

研究发现，载流子的浓度对阈值电压的影响很大，传统的氧化物半导体源电极和漏电极与氧化物半导体沟道层的接触都是欧姆接触，氧化物半导体（通常是n型半导体）表面形成的是负的空间电荷区，电场方向由表面指向体内，表面电子浓度比体内大得多，所以源极势垒区是一个高电导区域。该薄膜晶体管工作时饱和电流由漏端传导沟道的夹断（pinch-off）决定，载流子浓度大，从而增大了对阈值电压的影响，进而影响了氧化物半导体薄膜晶体管的工作稳定性。

发明内容

因此，本发明要解决的技术问题在于提供一种通过降低工作时载流子浓度来提高工作稳定性的氧化物半导体薄膜晶体管。

本发明要解决的另一个技术问题在于提供一种一致性较高的氧化物半导体薄膜晶体管。

为此，本发明提供一种氧化物半导体薄膜晶体管，包括基板和顺次设置在所述基板上的栅电极、绝缘介质层以及氧化物半导体沟道层，所述绝缘介质层使得所述栅电极和所述氧化物半导体沟道层绝缘，所述氧化物半导体沟道层的上表面设置漏电极和源电极，所述漏电极和所述源电极之间的间隙为d₁，所述源电极与所述栅极在水平方向上的重叠区域的长度为d₂，所述源电极与所述氧化物半导体沟道层间的接触是肖特基接触，所述漏电极与所述氧化物半导体沟道层间的接触是欧姆接触。

所述漏电极和所述源电极之间的间隙d₁的范围是1～20μm。

在所述源电极和所述漏电极之间位于所述氧化物半导体沟道层上的位置设置与所述半导体氧化物沟道层贴合的刻蚀阻挡层，所述刻蚀阻挡层（301）的长度比所述源电极和所述漏电极之间的间隙d₁大1～5um。

所述刻蚀阻挡层为背沟道刻蚀型结构或阻挡刻蚀型结构中的一种。

所述刻蚀阻挡层与所述氧化物半导体沟道层贴合的另一面设置钝化层。

所述钝化层的厚度为100-400nm。

所述基板由单晶硅、玻璃或者柔性衬底制成。

在所述基板和所述栅极之间设置一层缓冲层。

所述缓冲层的厚度为100-400nm。

所述缓冲层由SiO₂和/或Si₃N₄组成。

所述栅电极由Mo、MoW、n++Si、T、Al或者ITO中的任一种制成。

所述绝缘介质层由SiO₂、Si₃N₄或Al₂O₃中的一种或多种制成。

所述氧化物半导体沟道层由IGZO、IGO、ZTO、GZO、ZnO、In₂O₃、Cu₂O或SnO₂中的一种或多种制成。

所述刻蚀阻挡层由SiO₂、Si₃N₄、TiO₂、Al₂O₃或ZTSO中的一种或多种制成。

所述源电极与所述栅极在水平方向上的重叠区域的长度d₂的范围是3-20μm。

所述漏电极与所述栅电极在水平方向上的重叠区域的长度范围是0-3μm。

所述氧化物半导体沟道层可以为n型沟道或者p型沟道。源、漏电极的选择根据表1所示。如果和n型氧化物半导体形成欧姆接触，需要选择功函数比n型氧化物半导体低的金属做为漏电极；选择功函数比半导体高的金属做为源电极，从而和半导体之间形成肖特基接触。对p型氧化物半导体而言，源、漏金属电极的选择和n型的相反。

本发明中，化学式中的I表示In元素，G表示Ga元素，Z表示Zn元素，O表示氧元素，T表示Sn元素。