[发明专利]CMOS管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种CMOS管的形成方法。 

背景技术

目前，互补型金属氧化物半导体管（Complementary Metal-Oxide-Semiconductor，CMOS）已成为芯片中的基本器件。所述CMOS管包括：P型金属氧化物半导体（PMOS）和N型金属氧化物半导体（NMOS）。 

随着半导体制造技术的发展，CMOS管不断的等比例缩小，以获得集成度更高的芯片。然而，当CMOS管缩小到一定程度后，CMOS管中的栅极长度缩短至极限，短沟道效应凸显。为了控制短沟道效应，提高栅电极电容，现有技术采用高K介质材料取代传统的介质材料例如氧化硅形成栅介质层，采用金属材料例如铝（Al）取代多晶硅作为栅电极。 

为调节CMOS管中PMOS管和NMOS管栅极的阈值电压，还需要在PMOS管、NMOS管的栅介质层表面形成功能层（work function layer），由于形成的PMOS管和NMOS管的功能层不一样，现有技术形成互补型金属氧化物半导体管时，在形成PMOS管的区域和形成NMOS管的区域形成伪栅极结构，以所述伪栅极结构为掩膜形成源/漏区后，需要去除上述两个区域中的一个区域中的伪栅极结构，依次形成栅介质层、功能层和栅电极层，然后去除另一个区域中的伪栅极结构，再依次形成位于该区域的栅介质层、功能层和栅电极层。 

现有技术形成的CMOS管的性能不够稳定。 

发明内容

本发明解决的问题是提供性能稳定的CMOS管的形成方法。 

为解决上述问题，本发明实施例的CMOS管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和与之相邻但相隔的第二区域，所述第一区域的半导体衬底表面具有第一伪栅极结构，所述第二区域的半导体衬底表面具有第二伪栅极结构；在所述第一伪栅极结构表面形成第一无定型硅层；形成位于所述半导体衬底表面的层间介质层，所述层间介质层暴露出第一无定型硅层和第二伪栅极结构表面；待形成层间介质层后，采用湿法刻蚀工艺去除所述第二伪栅极结构，形成第二开口；在所述第二开口内形成第二栅极结构；去除第一伪栅极结构和第一无定型硅层，形成第一开口；在所述第一开口内形成第一栅极结构。 

可选地，所述第一无定型硅层的形成工艺为离子掺杂工艺。 

可选地，所述离子掺杂工艺的工艺参数范围为：能量为10千电子伏~100千电子伏，离子剂量为3E14原子数/平方厘米~2E15原子数/平方厘米。 

可选地，所述第一无定型硅层的厚度大于等于50埃。 

可选地，所述第一无定型硅层的厚度为50埃-200埃。 

可选地，所述湿法刻蚀工艺采用的化学试剂为四甲基氢氧化氨或氨水。 

可选地，当采用四甲基氢氧化氨作为化学试剂时，所述湿法刻蚀工艺的工艺参数范围为：温度为15~70摄氏度，时间为20~500秒。 

可选地，当所述第一区域用于形成NMOS管，所述第二区域用于形成PMOS管时，还包括：在采用掺杂工艺在所述第一伪栅极结构表面形成第一无定型硅层的同时，在所述第一伪栅极结构两侧的半导体衬底内掺杂形成第二无定型硅层。 

可选地，还包括：待形成第二开口后，对所述第二无定型硅层进行退火处理，形成具有位错的单晶硅层。 

可选地，所述第二无定型硅层产生位错的界面与半导体衬底表面之间的夹角为30度-60度。 

可选地，所述退火处理采用的退火气体为氦气、氮气、氨气、氢气或氘气。 

可选地，所述退火处理的工艺参数范围为：温度为500摄氏度-700摄氏度，退火时间为10分钟-60分钟。 

可选地，还包括：形成覆盖所述第一区域的半导体衬底表面和第一伪栅极结构侧壁的第一刻蚀阻挡层；形成覆盖所述第二区域的半导体衬底表面和第二伪栅极结构侧壁的第二刻蚀阻挡层。 

可选地，所述第一刻蚀阻挡层的形成工艺为等离子体沉积工艺，所述等离子体沉积工艺采用的反应气体为氨气、氮气和硅烷。 

可选地，所述等离子体沉积工艺的工艺参数范围为：所述氨气占总的反应气体的体积百分比为10-15%，氮气占总的反应气体的体积百分比为2-6%，硅烷占总的反应气体的体积百分比为79-88%。 

可选地，所述等离子体沉积工艺的工艺参数范围为：反应压强为0.08帕-0.2帕，反应温度为300摄氏度-400摄氏度，射频功率为50瓦-100瓦，射频频率为10兆赫兹~20兆赫兹。