[发明专利]半导体元件与其制作方法

说明书

技术领域

本发明涉及一种半导体元件，特别是涉及一种具有硅穿孔的半导体元件。

背景技术

在现代的资讯社会中，由集成电路所构成的微处理机系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、移动通讯设备、个人电脑等，都有集成电路的踪迹。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

一般所谓集成电路，是通过现有半导体制作工艺中所生产的管芯(die)而形成。制造管芯的过程，是由生产一晶片(wafer)开始:首先，在一片晶片上区分出多个区域，并在每个区域上，通过各种半导体制作工艺如沉积、光刻、蚀刻或平坦化步骤，以形成各种所需的电路路线，接着，再对晶片上的各个区域进行切割而成各个管芯，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。

为了提高芯片功能与效能，增加积成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体芯片的堆叠技术，包括了倒装封装(Flip-Chip)技术、多芯片封装(Multi-chip Package，MCP)技术、封装堆叠(Package on Package，PoP)技术、封装内藏封装体(Package in Package，PiP)技术等，都可以通过管芯或封装体之间彼此的堆叠来增加单位体积内半导体元件的积成度。而在上述各种封装架构下，近年来又发展一种称为硅穿孔(Through silicon via，TSV)的技术，可促进在封装体中各管芯彼此之间的内部连结(interconnect)，以将堆叠效率进一步往上提升。

硅穿孔原理是在晶片中以蚀刻或激光的方式形成贯穿晶片的通孔(Via)，再将导电材料如铜、多晶硅、钨等填入通孔，最后则将晶片或管芯薄化并加以堆叠、结合(Bonding)，而成为3D立体的管芯堆叠结构。由于应用硅穿孔技术的各芯片内部线路的连结路径最短，相比较于其他堆叠技术，可使芯片间的传输速度更快、杂讯更小、效能更佳，是目前远景看好的技术之一。

发明内容

为解决上述问题，本发明提供一种半导体元件，包含有一基底具有一正面以及一背面，一层间介电层，覆盖于该基底的正面上，一掩模层，覆盖于该基底背面，一硅穿孔电极，贯穿该掩模层、该基底以及该层间介电层，其中该硅穿孔电极内具有一掩模层侧壁与一基底侧壁，且该掩模层侧壁突出该基底侧壁一预定长度，以及一衬垫层，位于该硅穿孔内的该基底侧壁，且该衬垫层与该掩模层有部分重叠。

根据本发明的另一较佳实施例，本发明提供一种制作半导体元件的方法，包含以下步骤：首先，提供一基底，该基底具有一正面以及一背面；形成一层间介电层于该基底的正面上，接着形成一掩模层于该基底的背面上，再蚀刻该基底背面，形成一开口贯穿该掩模层以及该基底，其中于该开口内具有一掩模层侧壁与一基底侧壁，该掩模层侧壁突出该基底侧壁一预定长度，然后选择性沉积一衬垫层于该开口内基底的侧壁，且该衬垫层与该掩模层至少有部分重叠，之后蚀刻该开口，形成一硅穿孔贯穿该层间介电层，以及形成一导电层于该硅穿孔内。

附图说明

图1~图7为本发明第一较佳实施例的半导体元件的制作工艺示意图。

主要元件符号说明

1 半导体元件

10 基底

12 正面

14 背面

16 浅沟槽隔离

18 栅极结构

20 源/漏极区域

22 层间介电层

24 金属线路

26 掩模层

28 接触插塞

30 开口

32 基底侧壁

34 掩模层侧壁

36 衬垫层

38 硅穿孔

40 阻障层

42 主导电层

44 硅穿孔电极

具体实施方式

为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。