[发明专利]新型的分形图案接地屏蔽结构

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种新型的应用分形理论的接地屏蔽结构，而此分形屏蔽接地结构主要应用于射频集成电路的单元电路。 

背景技术

随着CMOS射频集成电路的快速发展，高性能/低功耗/集成度的要求越来越高。而单元电路如低噪声放大器、压控振荡器、混频器、中频滤波器，功率放大器等是整个电路成功的基础，在这其中片上电感/变压器又是必不可少的元件，因此，其设计和优化已成为整个电路成功设计的关键之一。 

评价电感/变压器性能的一个重要指标是品质因数Q，它定义为电感在一个周期内存储的能量和损耗能量的比值，电感的Q值越大，表示该电感的质量越好。 

在片电感/变压器一般通过金属薄膜在硅衬底上绕制而成，因此它们是一个比较开放性的结构，其工作时候的电场和磁场会渗透到整个衬底之中，从而在衬底中以及衬底表面的区域产生反方向的感应电流，会反作用于金属线圈，会相对降低电感线圈的L值，同时也会导致额外的衬底能量损耗，降低了电感/变压器Q值。如果能够有效的减小参透到衬底的电磁场，对于减小损耗，提高电感/变压器线圈的L值和Q值以及减小变压器的插入损耗IL，是有很大影响。 

发明内容

由上述可知，本发明要解决的问题是，利用线圈和衬底之间的薄的金属层制造一接地屏蔽层，有效的屏蔽掉渗透到衬底的电磁场，从而减小在衬底中以及衬底表面区域产生的感应电流，达到降低衬底能量损耗和提高线圈的品质因数的作用。 

为了解决上述技术问题，本发明采用的技术方案如下： 

在硅基半导体衬底的顶层或次顶层，用螺旋电感线绕制成所需要的电感/变压器，然后在缠绕成的电感/变压器所形成的中心部分，利用底层薄的两层或者更多层金属层制造分形的屏蔽接地结构。上层的屏蔽结构悬浮，下层的屏蔽结构接地，或者两者反过来，且两个屏蔽层彼此绝缘。

而中心部分的分形接地屏蔽结构的基本形状有两种情况，一种是提出的十字形基本单元，一种是提出来的H形基本单元。采用分形理论的自相似和叠加原理，在基本单元的基础上不断的叠加变化的基本单元，形成二阶、三阶以致更高阶的接地屏蔽结构。 

本发明的有益效果：一方面该发明基于原有的制作工艺，没有增加任何的工艺步骤，比较容易实现，也不会增加花费。另一方面该分形PGS结构，能够有效的屏蔽掉线圈渗透到衬底的电磁场，这样降低可在衬底和衬底表面区域产生的感应电流，既可以达到降低衬底能量损耗和提高品质因数的作用，又可以使得工作频率提高，并可增加慢波因子，使得波走的比较慢，缩小电路布局所需要的面积。 

附图说明

图1为本发明的一阶Ｈ形分形接地屏蔽结构平面示意图。 

图2为本发明的二阶Ｈ形分形接地屏蔽结构平面示意图。 

图3为本发明的三阶Ｈ形分形接地屏蔽结构平面示意图。 

图4为本发明的一阶的十字形分形接地屏蔽结构平面示意图。 

图5为本发明的二阶的十字形分形接地屏蔽结构平面示意图。 

图6为本发明的三阶的十字形分形接地屏蔽结构平面示意图。 

图7为本发明的H形接地屏蔽结构的横截面示意图。 

图8为本发明的十字形接地屏蔽结构的横截面示意图。 

图9为本发明的十字形和H形相结合的接地屏蔽结构的平面示意图。 

图10为图1的示意图应用于一个对称电感的L值与频率的关系图。 

图11为图1的示意图应用于一个对称电感的Q值与频率的关系图。 

图12为图4的示意图应用于一个对称电感的L值与频率的关系图。 

图13为图4的示意图应用于一个对称电感的Q值与频率的关系图。 

图14为图9的示意图应用于一个对称电感的L值与频率的关系图。 

图15为图9的示意图应用于一个对称电感的Q值与频率的关系图。 

具体实施方式

以下结合附图对本发明作进一步描述。