[发明专利]一种系统时钟的动态调整方法和电路

权利要求书

1.一种系统时钟的动态调整电路，应用于SoC，其特征在于，包括：

配置电路，控制锁相环的配置寄存器，以在该配置寄存器发生写操作时，产生一个标志信号；

跨时钟域同步器，连接所述读电路，以把所述标志信号同步锁相环时钟域；

门控电路，该门控电路的门极连接所述跨时钟域同步器，而主控输入端子连接锁相环时钟输出信号端； 

控制计数器，连接在跨时钟域同步器或其前级电路，以在所述写操作对应的锁相环模式变换结束时，控制前级对应的标志信号的翻转。

2.根据权利要求1所述的系统时钟的动态调整电路，其特征在于，还包括把所述读电路连接到OSC而将所述标志信号同步到OSC时钟域的跨时钟域同步电路，以控制锁相环采样新配置的时间。

3.一种系统时钟的动态调整方法，应用于SoC，其特征在于，包括：

1）在配置时钟域上，当锁相环的配置寄存器发生写操作时，生成一个标志信号；

2）把所述标志信号同步到锁相环时钟域；

4）经由一门控电路，输出的锁相环时钟输出信号受控于被同步到锁相环时钟域的上述标志信号而关断；

5）在所述写操作对应的锁相环模式变换结束时，控制所述标志信号的翻转。

4.根据权利要求3所述的系统时钟的动态调整方法，其特征在于，通过计时控制确定锁相环模式变换结束与否，该计时控制触发于所述配置寄存器写操作信号。

5.根据权利要求4所述的系统时钟的动态调整方法，其特征在于，所述计时控制通过对OSC脉冲计数的方式实现。

6.根据权利要求3至5任一所述的系统时钟的动态调整方法，其特征在于，针对不同的锁相环模式变换匹配相应的计时时间。

7.根据权利要求3所述的系统时钟的动态调整方法，其特征在于，把所述标志信号同步到OSC时钟域，控制锁相环采样新配置值的时间。