[发明专利]一种双边沿D触发器

权利要求书

1.一种双边沿D触发器，其特征在于，包括：互相连接的控制电路和求值电路；

所述控制电路，用于在时钟信号的作用下产生控制信号；

所述求值电路，用于在所述时钟信号和所述控制信号的共同作用下进行求值运算，实现双边沿触发的逻辑功能。

2.如权利要求1所述的双边沿D触发器，其特征在于，所述控制电路包括：左控制电路和右控制电路；

所述左控制电路，用于在所述时钟信号作用下产生第一控制信号和第三控制信号；

所述右控制电路，用于在所述时钟信号作用下产生第二控制信号和第四控制信号。

3.如权利要求2所述的双边沿D触发器，其特征在于，所述左控制电路包括：第一PMOS管mp1、第二PMOS管mp2、第一NMOS管mn1、第二NMOS管mn2；

所述第一PMOS管mp1的源极接电源电压Vdd，栅极接时钟源CLK，漏极接第一控制信号端C1；

所述第二PMOS管mp2的源极接所述第一控制信号端C1，栅极接第一输入信号端D，漏极接所述第一NMOS管mn1的漏极；

所述第一NMOS管mn1的栅极接第二输出信号端QB，源极接第三控制信号端C3；

所述第二NMOS管mn2的漏极接所述第三控制信号端C3，栅极接所述时钟源CLK，源极接地Gnd。

4.如权利要求2所述的双边沿D触发器，其特征在于，所述右控制电路包括：第三PMOS管mp3、第四PMOS管mp4、第三NMOS管mn3、第四NMOS管mn4；

所述第三PMOS管mp3的源极接电源电压Vdd，栅极接时钟源CLK，漏极接第二控制信号端C2；

所述第四PMOS管mp4的源极接所述第二控制信号端C2，栅极接第二输入信号端DB，漏极接所述第三NMOS管mn3的漏极；

所述第三NMOS管mn3的栅极接第一输出信号端Q，源极接第四控制信号端C4；

所述第四NMOS管mn4的漏极接所述第四控制信号端C4，栅极接所述时钟源CLK，源极接地Gnd。

5.如权利要求2所述的双边沿D触发器，其特征在于，所述求值电路包括：第五PMOS管mp5、第六PMOS管mp6、第七PMOS管mp7、第八PMOS管mp8、第九PMOS管mp9、第一二极管D1、第二二极管D2、第五NMOS管mn5、第六NMOS管mn6、第七NMOS管mn7、第八NMOS管mn8和第九NMOS管mn9；

所述第五PMOS管mp5的源极接电源电压Vdd，栅极接时钟源CLK，漏极接所述第六PMOS管mp6的源极和所述第八PMOS管mp8的源极；

所述第六PMOS管mp6的栅极接第一输入信号端D，漏极接所述第七PMOS管mp7的源极；

所述第七PMOS管mp7的栅极接第四控制信号端C4，漏极接第二输出信号端QB；

所述第一二极管D1的阳极和所述第二二极管D2的阴极均连接所述第二输出信号端QB；

所述第七NMOS管mn7的漏极接所述第二输出信号端QB，栅极接第一控制信号端C1，源极接所述第六NMOS管mn6的漏极；

所述第六NMOS管mn6的栅极接第一输入信号端D，源极接所述第五NMOS管mn5的漏极；

所述第五NMOS管mn5的栅极接所述时钟源CLK，源极接地Gnd；

所述第八PMOS管mp8的栅极接第二输入信号端DB，漏极接所述第九PMOS管mp9的源极；

所述第九PMOS管mp9的栅极接第三控制信号端C3，漏极接第一输出信号端Q；

所述第一二极管D1的阴极和所述第二二极管D2的阳极均连接所述第一输出信号端Q；

所述第九NMOS管mn9的漏极接所述第一输出信号端Q，栅极接第二控制信号端C2，源极接所述第八NMOS管mn8的漏极；

所述第八NMOS管mn8的栅极接第二输入信号端DB，源极接所述第五NMOS管mn5的漏极。