[发明专利]环路增益校准方法

说明书

本申请是申请日为2008年10月16日，申请号为200810169984.0，发明名称为“全数字锁相环、环路频宽校准方法与环路增益校准方法”的分案申请。

技术领域

本发明是有关于一种全数字锁相环及一种用于全数字锁相环的环路频宽校准方法与环路增益校准方法。

背景技术

锁相环为一种用来产生与参考信号的相位(Phase)有固定关系的信号的电子控制系统。锁相环电路响应于输入信号的频率与相位，并自动的提高或降低被控制的振荡器的频率，直至锁相环电路与参考信号在频率与相位上相符合为止。现有技术模拟锁相环包含相位检测器、压控振荡器(Voltage-Controlled Oscillator,VCO)、及反馈路径。反馈路径用来将压控振荡器的输出信号反馈至相位检测器的输入端，以提高或降低模拟锁相环的输入信号的频率。因此，模拟锁相环的频率总可以保持赶上参考信号的参考频率，其中参考信号为相位检测器所使用，也就是说，模拟锁相环的输入信号的频率总会被参考信号的参考频率所锁定。除此以外，现有技术中，分频器(Frequency divider)用于反馈路径，以使得参考频率或参考频率的整数倍数频率总可以被撷取。现有技术中，低通滤波器(Low-pass filter)连接于相位检测器之后，以使得位于高频率的噪声得以滤除。

如本领域的技术人员所知晓，因为模拟锁相环使用模拟组件，并使用模拟方式操作，上述模拟锁相环极易产生误差，甚或是误差传播(Error propagation)。因此，数字锁相环便应运而生，以在部分数字操作与数字组件的支持下减少上述误差，其中数字锁相环在反馈路径上使用具有可变除数的分频器。除此以外，全数字锁相环也非常有助于芯片面积降低与制程迁移。举例来说，全数字锁相环的数控振荡器(Digital-Controlled Oscillator,DCO)可用来取代现有技术所使用的模拟组件的压控振荡器。也可将相位检测器用全数字锁相环的时间数字转换器(Time-to-Digital Converter,TDC)来取代。因此，在无线通信领域中，使用全数字锁相环已是一种趋势。

发明内容

为解决上述模拟锁相环极易产生误差，甚或是误差传播的问题，本发明提供一种全数字锁相环以及用于全数字锁相环的环路频宽校准方法与环路增益校准方法，能够通过数字操作与数字组件来消除模拟锁相环的误差。

本发明揭露一种用于全数字锁相环的环路频宽校准方法。环路频宽校准方法包含根据全数字锁相环的时间数字转换器的增益、数控振荡器的增益或时间数字转换器的增益与该数控振荡器的增益二者的组合，通过调整全数字锁相环的比例式路径模块的放大器的增益，来校准该全数字锁相环的环路频宽。

本发明揭露一种全数字锁相环。全数字锁相环包含数字环路滤波器。数字环路滤波器包含比例式路径模块。比例式路径模块用来追踪与来自时间数字转换器模块的输出信号相关的相位变化。比例式路径模块包含比例式路径模块放大器。比例式路径模块放大器的增益根据时间数字转换器模块的时间数字转换器的增益所调整。

本发明揭露一种用于全数字锁相环的环路增益校准方法。环路增益校准方法包含根据对应于全数字锁相环的时间数字转换器模块所接收的参考信号的参考周期的半周期的码变化量、时间数字转换器模块所接收的参考信号的参考频率、全数字锁相环的数控振荡器和ΣΔ调制器模块的数控振荡器的频率响应或上述各条件的组合，对ΣΔ调制器补偿模块的ΣΔ调制器补偿模块放大器的增益进行调制；及根据全数字锁相环的反馈路径模块的ΣΔ调制器的输入端的频率变化量、对应于频率变化量的码变化量、分数码变化量、时间数字转换器模块所接收的该参考信号的参考频率或上述各条件的组合，对调制器的调制器放大器的增益进行调制。

上述全数字锁相环、环路频宽校准方法与环路增益校准方法通过根据全数字锁相环中的时间数字转换器模块的时间数字转换器的增益来调整比例式路径模块放大器的增益，以用于环路频宽校准；根据全数字锁相环中的时间数字转换器模块的时间数字转换器的增益来调整比例式路径模块放大器的增益的全数字锁相环；及根据时间数字转换器模块所接收的参考信号的参考频率，来对ΣΔ调制器补偿模块的ΣΔ调制器补偿模块放大器的增益与调制器的调制器放大器的增益进行调制，以用于环路增益校准，从而通过数字操作与数字组件，避免了模拟锁相环中的误差，并且达到精确校准环路增益与环路频宽的效果。

附图说明

图1为本发明所揭露的全数字锁相环的示意图。

图2为本发明中直接频率调制的全数字锁相环的示意图。