[发明专利]用于晶粒安装的键合层厚度控制

说明书

技术领域

本发明涉及半导体装配和封装领域，更具体地涉及使用粘合剂材料将半导体芯片或晶粒安装在衬底上。

背景技术

半导体晶粒安装工序是涉及半导体器件制造的步骤之一，它包括将半导体晶粒安装到引线框上特定的键合盘。这种安装通常通过首先滴涂粘合剂材料（如环氧树脂epoxy）至键合盘上，其次用特定的压力将晶粒按压进入该粘合剂材料中而得以完成。

其后，使用烘箱固化（oven cure）的热处理被执行，以在晶粒安装工艺之后将粘合剂固化和将晶粒固定在引线框上。固化后的晶粒然后通过在晶粒和引线框上的导电引线之间连接键合导线而被电性连接至键合盘。固化后的晶粒和键合导线使用模塑材料如热塑性树脂（thermoplastic resin）或陶瓷制品被最终灌封在保护壳中，以完成半导体器件的封装。

图1为晶粒101通过粘合剂102被安装在引线框103上的剖面示意图。晶粒101的底部和引线框103的键合盘表面之间的粘合剂102的厚度被称作为键合层厚度（BLT：Bond Line Thickness）。在图1中，BLT表示为高度t₁，而晶粒101的厚度表示为t₂。BLT（t₁）能够通过用晶粒101上表面的高度减去引线框103的键合盘表面的高度和晶粒101的厚度（t₂）而被计算出。

由于粘合剂102被用来将晶粒101安装在引线框103上，所以键合层不能太薄。在晶粒101被加工处理以致于粘合剂102硬化之后，在后续的封装过程中晶粒101仍然遭受到热膨胀和收缩。如果键合层太薄，由于在晶粒101和粘合剂102之间热膨胀和收缩可能以不同的速率出现，所以在晶粒101下面可能没有充足的粘合剂102来适应晶粒101和粘合剂102的这种膨胀或收缩。这样可能导致晶粒101中的断裂和裂纹。在某些严厉的情形下，晶粒101可能也会出现从粘合剂102上分离。

另一方面，键合层也不能太厚。如果出现太多的粘合剂102，那么粘合剂102可能渗透出来并污染晶粒101的表面。除其他外，当在晶粒101和引线框103之间形成电气导线连接时这可能导致不良的导线键合质量。而且，以上所述的问题不可避免地使得封装半导体器件的可靠性和性能变坏。所以，在晶粒安装工序中，键合层厚度必须被认真地控制在合适的范围之内。

键合层厚度的精确测量是必要的，以便于实现键合层厚度的精确控制。传统的键合层厚度的测量方法是横断面测量（cross-sectioning），其要求加工处理后的晶粒沿着剖面（line）被切开。然后，将横断切开的晶粒和粘合剂放置在显微镜下测量键合层厚度。横断面测量是一种破坏性的方法，切割过程使得该方法浪费时间。

由于在线反馈很难实现，所以存在很多方法被建议来通过设计特定的引线框控制键合层厚度。在专利出版号为：2009/0115039A1、发明名称为“半导体器件的高键合层厚度”的美国专利中，推荐来在引线框的键合盘端缘处产生边界特征（boundary features）。当粘合剂被滴涂在键合盘上时，粘合剂被限制在由边界特征所规定的键合盘区域之内并被堆积。这样保证了键合盘区域具有足够的粘合剂以生成用于键合层的特定厚度。而且，专利号为：5,214,307、发明名称为“具有改良的粘合剂的键合层控制的半导体器件的引线框”的美国专利描述了一种类似的方法。在键合盘区域之内的四个凸块（bumps）被使用，取代端缘处的边界特征。当晶粒被键合在引线框上时，晶粒会接触该凸块，特定的键合层厚度会被实现。在这种特定的引线框设计的帮助下，键合层被保证至少具有特定的厚度。这防止了当薄键合层太薄时所面临的问题。可是，在避免键合层太厚方面仍然没有控制。

发明内容

所以，本发明的目的在于寻求提供一种在线的键合层厚度的测量方法，以便于键合后的晶粒样本不需要从晶粒安装平台处移离，而测量键合层厚度。

本发明相关联的目的在于寻求在晶粒安装过程中，利用在线测量的结果，以控制键合层的厚度。

因此，本发明一方面提供一种用于制造半导体封装件的方法，该方法包括将半导体晶粒安装在位于处理平台的衬底上的步骤，该将半导体晶粒安装在衬底上的步骤还包含有以下步骤：使用滴涂器将粘合剂滴涂在衬底上；使用键合工具将半导体晶粒键合在已经滴涂于衬底的粘合剂上；其后使用测量设备测量位于处理平台上的半导体晶粒的下表面和衬底的上表面之间的键合层厚度。