[发明专利]MOS器件及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种MOS器件及其形成方法。

背景技术

随着半导体工艺的不断发展，集成电路已经从制造在单个芯片上的少数互连器件发展到数百万个器件。当前的集成电路所提供的性能和复杂度也不断增加。为了提高集成电路的复杂度和电路密度(即，能够被安装到给定芯片面积上的器件的数量)，集成电路中最小器件的线宽变得越来越小。

金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS器件和PMOS器件。

而随着MOS器件特征尺寸的不断变小，MOS器件源极与漏极之间的沟道宽度也不断减小。在MOS器件使用过程中，源极或漏极中的掺杂离子向沟道区域扩散，导致MOS器件失效，严重影响所形成MOS器件的电学性能。

现有工艺在形成MOS器件的过程中，主要通过增加MOS器件栅极结构两侧侧壁的厚度来增大MOS器件沟道宽度，以改善因源区或漏区中掺杂离子向沟道区域扩散而造成的源区与漏区穿通，避免MOS器件失效。然而，加厚的侧壁会导致所形成MOS器件的串行电阻增大，进而增大了所形成MOS器件的阈值电压，降低了所形成MOS器件的响应速度。而且，在加厚MOS器件侧壁的同时，也增大了MOS器件的体积，不利于MOS器件尺寸的控制。

在公开号为CN101789447A的中国专利申请中可以发现更多关于现有技术的信息。

因此，提供一种MOS器件或MOS器件的形成方法，在减小所形成MOS器件尺寸的同时，避免MOS器件源区或漏区中掺杂离子向沟道区域扩散，提高所形成MOS器件的电学性能，成为目前亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种MOS器件及其形成方法，避免源区或漏区中掺杂离子向沟道区域扩散而造成的MOS器件失效，提高所形成MOS器件的电学性能。

为解决上述问题，本发明提供了一种MOS器件的形成方法，包括：提供衬底；在所述衬底上形成栅极结构，所述栅极结构包括位于衬底上的栅介质层以及位于所述栅介质层上的栅极；形成覆盖所述栅极结构以及栅极结构两侧衬底的光刻胶层；图案化所述光刻胶层，形成暴露出衬底中重掺杂区域的图案化光刻胶层；以所述图案化光刻胶层为掩模，刻蚀所述衬底，在栅极结构两侧的衬底内形成凹槽；继续以所述图案化光刻胶层为掩模，对凹槽的底部和侧壁进行离子注入，形成反型区；去除所述图案化光刻胶层；在所述凹槽中形成重掺杂区，所述重掺杂区的掺杂离子与反型区的掺杂离子导电类型相反。

可选的，所述MOS器件为PMOS器件时，所述反型区的掺杂离子为N型导电类型，所述重掺杂区的掺杂离子为P型导电类型。

可选的，所述反型区的掺杂离子为砷离子、磷离子或锑离子，形成反型区时离子注入的能量小于或者等于10KeV，剂量为1E12～1E14cm^-2，倾斜角度为0～45度。

可选的，所述重掺杂区的掺杂离子为硼离子或二氟化硼离子，形成重掺杂区时离子注入的能量为5～10KeV，剂量为5E13～3E15cm^-2。

可选的，所述MOS器件为NMOS器件，所述反型区的掺杂离子为P型导电类型，所述重掺杂区的掺杂离子为N型导电类型。

可选的，所述反型区的掺杂离子为硼离子或二氟化硼离子，形成反型区时离子注入的能量小于或者等于10KeV，剂量为1E12～1E14cm^-2，倾斜角度为0～45度。

可选的，所述重掺杂区的掺杂离子为砷离子、磷离子或锑离子，形成重掺杂区时离子注入的能量为5～100KeV，剂量为5E13～3E15cm^-2。

可选的，形成反型区时分多步离子注入进行，每进行完一步离子注入，将所述MOS器件水平旋转一个角度。

可选的，形成凹槽的方法为干法刻蚀。

可选的，所述干法刻蚀为反应离子刻蚀法，刻蚀气体为含溴气体或含氯气体中的一种或多种。

可选的，形成凹槽的方法为湿法刻蚀。

可选的，所述湿法刻蚀的刻蚀溶液为氟化氢溶液、氢氧化钾溶液或四甲基氢氧化铵溶液。

可选的，在所述凹槽中形成重掺杂区的步骤包括：通过选择性外延生长工艺在所述凹槽内形成介质层；以所述栅极结构为掩模，对所述介质层进行离子注入，形成重掺杂区。

可选的，在所述凹槽中形成重掺杂区的步骤包括：通过选择性外延生长工艺在所述凹槽内形成介质层，同时，对所述介质层进行离子注入，形成重掺杂区。