[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成∑状锗硅层的制作方法。

背景技术

对于CMOS的制造工艺而言，嵌入式锗硅是经常应用的工艺技术，其可以明显提高CMOS中的PMOS部分的性能。

在嵌入式锗硅工艺中，通常在PMOS的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，所述∑状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。通常采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽，同时需要使用湿法清洗工艺以去除蚀刻过程所产生的残留物质。

在上述蚀刻以及清洗过程中，存在以下问题：CMOS栅极两侧的侧壁结构会被部分去除。如果在形成所述∑状凹槽之前在所述栅极上形成牺牲层来保护所述侧壁结构不被破坏，则会影响后续形成所述∑状凹槽所采用的蚀刻工艺的工艺窗口，同时，在形成所述∑状凹槽之后，去除所述牺牲层和所述栅极顶部的硬掩蔽层的工艺通常不能在CMOS中的PMOS部分和NMOS部分同时完成，进而造成制造时间的增加，不利于制造成本的降低。

因此，需要提出一种方法，以避免上述问题的出现。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包含NMOS部分和PMOS部分，且在所述半导体衬底上形成有栅极结构；在所述半导体衬底上形成一由三层材料堆叠而成的遮蔽体，以覆盖所述栅极结构；在所述半导体衬底上形成一经过图形化的光刻胶层，以遮蔽所述NMOS部分；去除构成位于所述PMOS部分的遮蔽体的三层材料中的第三材料层；蚀刻构成位于所述PMOS部分的遮蔽体的三层材料中的第二材料层，以形成一覆盖所述PMOS部分的栅极结构的侧面及顶部的侧壁体；去除未被所述侧壁体所覆盖的构成遮蔽体的三层材料中的第一材料层，以形成用于蚀刻硅凹槽的窗口；去除所述经过图形化的光刻胶层，并通过所述窗口在位于所述PMOS部分的半导体衬底中形成碗状凹槽；蚀刻所述碗状凹槽，以形成∑状凹槽；去除构成所述NMOS部分的遮蔽体的三层材料中的第三材料层；去除构成所述半导体衬底上的遮蔽体的三层材料中的第二材料层；在所述∑状凹槽中形成锗硅层；形成覆盖所述栅极结构的间隙壁结构。

进一步，所述三层材料中的第一材料层为氮化硅层。

进一步，所述三层材料中的第二材料层为氧化物层。

进一步，所述三层材料中的第三材料层为氮化硅层。

进一步，采用化学气相沉积工艺形成所述遮蔽体。

进一步，采用原位灰化工艺来完成所述经过图形化的光刻胶层的去除。

进一步，形成所述碗状凹槽的工艺步骤包括：先采用干法蚀刻工艺对所述半导体衬底进行纵向蚀刻，以在所述半导体衬底中形成凹槽；再采用各向同性的干法蚀刻工艺继续蚀刻所述凹槽，使所述凹槽转变为所述碗状凹槽。

进一步，所述碗状凹槽的蚀刻为湿法蚀刻。

进一步，在形成∑状凹槽之后，还包括：采用湿法清洗工艺以去除前述蚀刻过程在所述∑状凹槽中形成的残留物。

进一步，采用外延生长工艺形成所述锗硅层。

进一步，所述间隙壁结构的形成是通过蚀刻构成所述半导体衬底上的遮蔽体的三层材料中的第一材料层来完成的。

进一步，所述蚀刻过程通过干法蚀刻工艺来完成，直至露出所述半导体衬底时终止。

进一步，所述半导体器件为CMOS。

进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

根据本发明，可以将嵌入式锗硅工艺更好地集成到CMOS制程中。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1G为本发明提出的形成∑状锗硅层的制作方法的各步骤的示意性剖面图；

图2为本发明提出的形成∑状锗硅层的制作方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。