[发明专利]半导体元件的制造方法有效
| 申请号： | 201210241593.1 | 申请日： | 2012-07-12 |
| 公开（公告）号： | CN103515216A | 公开（公告）日： | 2014-01-15 |
| 发明（设计）人： | 陈祖强;廖玉梅;陈正坤 | 申请（专利权）人： | 力晶科技股份有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/8247 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 元件 制造 方法 | ||
1.一种半导体元件的制造方法，包括：
在一基底上形成多个堆叠结构；
形成覆盖于该些堆叠结构的一第一介电层，其中该第一介电层具有多个悬突，该些悬突包覆该些堆叠结构的顶部；
进行一干式共形蚀刻制作工艺，以共形地移除该第一介电层，直到移除位该些悬突以外的该第一介电层；以及
在该些堆叠结构上形成一第二介电层，其中该第二介电层连接相邻的该些悬突，而在该些堆叠结构之间形成一气隙。
2.如权利要求1所述的半导体元件的制造方法，其中在形成该些堆叠结构之后，还包括形成覆盖该些堆叠结构的一衬层。
3.如权利要求2所述的半导体元件的制造方法，其中该干式共形蚀刻制作工艺对该衬层的蚀刻率小于对该第一介电层的蚀刻率。
4.如权利要求1所述的半导体元件的制造方法，其中该干式共形蚀刻制作工艺包括各向同性蚀刻制作工艺。
5.如权利要求4所述的半导体元件的制造方法，其中该干式共形蚀刻制作工艺包括非等离子体式蚀刻制作工艺或等离子体式蚀刻制作工艺。
6.如权利要求1所述的半导体元件的制造方法，其中该干式共形蚀刻制作工艺包括气体蚀刻制作工艺。
7.如权利要求6所述的半导体元件的制造方法，其中该干式共形蚀刻制作工艺适用于50纳米以下的线宽。
8.如权利要求1所述的半导体元件的制造方法，其中该气隙的截面积占该些堆叠结构之间的空间的截面积的比例为大于70%且小于等于90%。
9.如权利要求1所述的半导体元件的制造方法，其中当该半导体元件为非挥发性存储器时，各该堆叠结构由下而上依序包括一穿隧介电层、一浮置栅极、一栅间介电层以及一控制栅极。
10.如权利要求9所述的半导体元件的制造方法，其中该干式共形蚀刻制作工艺包括移除位于该些控制栅极顶部的高度以下的该第一介电层。
11.如权利要求9所述的半导体元件的制造方法，其中在该些浮置栅极之间的该气隙的下部宽度大于等于该气隙的上部宽度。
12.如权利要求9所述的半导体元件的制造方法，其中该些堆叠结构还包括导体层，设置于各该控制栅极上。
13.如权利要求1所述的半导体元件的制造方法，其中各该堆叠结构包括顶盖层，该顶盖层为该堆叠结构的最上层。
14.如权利要求13所述的半导体元件的制造方法，其中该干式共形蚀刻制作工艺包括移除位于该顶盖层底部的高度以下的该第一介电层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力晶科技股份有限公司，未经力晶科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210241593.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种地表温度监测方法及装置
- 下一篇：一种单总线温度采集系统集成芯片
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
