[发明专利]具有嵌镶字线的三维非易失存储单元阵列及其形成方法

权利要求书

1.一种形成一三维非易失存储单元阵列的方法，包含：

形成第一多个材料线于多个非易失存储结构叠层之上，该第一多个材料线是通过第一多个字线沟道将该第一多个材料线彼此分隔；

通过氧化该第一多个材料线两侧的材料线自该第一多个材料线中产生多个部分氧化的结构，该多个部分氧化的结构包括多条氧化物线与第一多个变窄的材料线接壤，其中该第一多个变窄的材料线中的变窄的材料线具有较该第一多个材料线中的材料线更窄的宽度；

除去与该多条氧化物线接壤的该第一多个变窄的材料线，以形成第二多个字线沟道；以及

形成多条字线于该第一多个字线沟道及该第二多个字线沟道中的该多个非易失存储结构叠层之上。

2.根据权利要求1所述的方法，更包含：

于除去覆盖该多个非易失存储结构叠层的该第一多个变窄的材料线之后，蚀刻该第二多个字线沟道中覆盖该多个非易失存储结构叠层的裸露氧化物；以及

形成氧化物覆盖该第二多个字线沟道中的该多个非易失存储结构叠层。

3.根据权利要求1所述的方法，其中该多条氧化线的一条氧化线具有孔洞，该方法更包含：

于除去该第一多个变窄的材料线之后，将该第二多个字线沟道的至少一条字线沟道中的残留材料进行氧化以至少部分填充该孔洞。

4.根据权利要求1所述的方法，更包括：

于氧化包含第一及第二材料线表面的该第一多个材料线两侧的材料线之前，形成覆盖该第一多个材料线的第三材料线表面的氧化掩模，该第三材料线表面将该第一及第二材料线表面结合。

5.根据权利要求1所述的方法，其中形成该第一多个材料线包括：

形成一层材料于该多个非易失存储结构叠层之上，且自该层材料中除去多余的材料以保留该第一多个材料线以及在该第一多个材料线相邻的材料线间形成该第一多个字线沟道。

6.根据权利要求1所述的方法，更包含：于形成该第一多个字线沟道之前，形成包括由绝缘材料分隔的多个长条半导体以及电荷储存结构覆盖于多个长条半导体之上的该多个非易失存储结构叠层。

7.一种形成一三维非易失存储单元阵列的方法，包含：

形成多个部分氧化的硅线于多个非易失存储结构叠层之上，该多个部分氧化的硅线具有多个未氧化的硅线于该多个部分氧化的硅线的中间部分及多个氧化的线于该多个部分氧化的硅线的外侧部分；

通过自多个部分氧化的硅线的中间部分除去该多个未氧化的硅线，及保留该多个部分氧化的硅线的外侧部分的该多个氧化的线，而形成多个字线沟道于该多个部分氧化的硅线之中；以及

形成多条字线于该多个字线沟道中的该多个非易失存储结构叠层之上。

8.根据权利要求7所述的方法，更包含：

于除去覆盖该多个非易失存储结构叠层的该多个未氧化的硅线之后，蚀刻该第二多个字线沟道中覆盖该多个非易失存储结构叠层的裸露氧化物；以及

形成氧化物覆盖该多个字线沟道中的该多个非易失存储结构叠层。

9.根据权利要求7所述的方法，更包括：

形成覆盖该多个非易失存储结构叠层的该多条硅线的硅线上表面的氧化掩模；以及

将该多条硅线中硅线的两个裸露表面氧化。

10.一种具有三维非易失存储单元阵列的集成电路，包含：

多条双重图案化的字线；

多条氧化硅线分隔相邻的该多条字线；

多个非易失存储结构叠层于该三维阵列中，该多个非易失存储结构叠层由该多条字线及该多条氧化硅线覆盖，该多个非易失存储结构叠层包含一氮化硅层，该多个非易失存储结构叠层包含一第一部分由该多条字线覆盖及一第二部分由该多条氧化硅线覆盖，该第一部分中的该氮化硅层具有较该第一部分中的该氮化硅层更小的厚度。