[发明专利]半导体封装结构及其制造方法

说明书

技术领域

本发明涉及一种半导体封装结构及其制造方法，特别是涉及一种堆叠芯片的半导体封装结构及其制造方法。

背景技术

在半导体生产过程中，集成电路封装(IC package)是制程的重要步骤之一，用以保护I C芯片与提供外部电性连接，以防止在输送及取置过程中外力或环境因素的破坏。在现今电子装置中，单一电子装置中常需设置多个芯片来同时执行多种功能，以满足现代人对于电子装置之需求。然而，若多个芯片系分别形成于不同的封装结构，则会增加封装结构的所占空间。因此，堆叠半导体芯片以增加封装密度的半导体机构，已经被普遍使用。

在现有堆叠芯片的封装结构中，经常使用硅通孔技术(Through Silicon Via，TSV)来实现芯片之间的互连。然而，由于硅通孔技术需在芯片或晶圆上进行钻孔，因而在制造过程时间及精度控制上的要求非常高，导致其制造过程费用相当昂贵。

故，有必要提供一种半导体封装结构及其制造方法，以解决现有技术所存在的问题。

发明内容

本发明的主要目的在于提供一种半导体封装结构，所述半导体封装结构包括：基板、第一芯片、第二芯片、第三芯片及多个连接组件。第一芯片是设置于基板上，第二芯片是设置于第一芯片上，并暴露出部分第一芯片的上表面，第三芯片是设置于第二芯片上，其中部分第三芯片的下表面是面对于第一芯片所暴露的部分上表面，连接组件是连接于第一芯片所暴露的部分上表面及第三芯片的所述对应的部分下表面之间。

本发明的另一目的在于提供一种半导体封装结构的制造方法。首先，将一第一芯片设置于基板上。接着，设置一第二芯片于第一芯片上，其中部分所述第一芯片的上表面是暴露出所述第二芯片之外。接着，设置一第三芯片于第二芯片上，其中部分第三芯片的下表面是面对于第一芯片所暴露的部分上表面。接着，通过多个连接组件来连接于第一芯片的所暴露的部分上表面及第三芯片的所对应的部分下表面之间。

本发明的半导体封装结构可堆叠多个芯片于基板上，并可通过多个连接组件来连接于堆叠芯片之间，以进行堆叠芯片之间的电性连接及信号传输，因而可减少使用或不需使用昂贵的硅通孔(TSV)技术，以降低制造成本，并可确保连接质量。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：

附图说明

图1显示依照本发明的一实施例的半导体封装结构的结构剖面图；

图2显示依照本发明的一实施例的第一芯片与第二芯片的上视图；

图3显示依照本发明的另一实施例的半导体封装结构的结构剖面图；

图4显示依照本发明的另一实施例的半导体封装结构的结构剖面图；

图5显示依照本发明的又一实施例的半导体封装结构的结构剖面图；以及

图6显示依照本发明的又一实施例的半导体封装结构的芯片的上视图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

在图中，结构相似的单元是以相同标号表示。

请参照图1，其显示依照本发明的一实施例的半导体封装结构的结构剖面图。本发明的半导体封装结构100包括基板101、第一芯片110、第二芯片120、第三芯片130、第四芯片140、第五芯片150、第六芯片160、多个连接组件170及封装胶体180。第一芯片110是设置于基板101上，第二芯片120、第三芯片130、第四芯片140、第五芯片150及第六芯片160是依序地堆叠于第一芯片110上。连接组件170是分别连接于第一芯片110与第三芯片130之间、第二芯片120与第四芯片140之间、第三芯片130与第五芯片150之间、以及第四芯片140与第六芯片160之间。封装胶体180是用于包覆芯片110～160及连接组件170，但也可依产品需求选择不设置封装胶体180。在本实施例中，芯片110～160可为长形芯片。

基板101可为球栅阵列(Ball Grid Array，B GA)基板，并可设有多个金属凸块(Bump)102及多个锡球(Solder Ball)103。