[发明专利]伴随式计算装置及解码器

权利要求书

1.一种伴随式计算装置，应用于BCH解码器，其特征在于，所述伴随式计算装置包括：

最小多项式求余单元，包括p(p为正整数)路求余子单元，每路求余子单元用于根据输入的码字，计算输出码字的最小多项式余式；

多路控制单元，用于暂存所述最小多项式求余单元所产生的中间数据，并将所述最小多项式余式交由伴随式运算单元处理；

伴随式运算单元，用于根据所述最小多项式余式计算获取伴随式。

2.根据权利要求1所述的伴随式计算装置，其特征在于，所述求余子单元包括t(t为正整数)个线性反馈移位寄存器，每个所述线性反馈移位寄存器包括M(M为正整数)个数据寄存器，所述每个线性反馈移位寄存器的输出为M位的最小多项式余式。

3.根据权利要求2所述的伴随式计算装置，其特征在于，所述多路控制单元包括p个与所述求余子单元对应的t*M位的寄存器组，每个所述寄存器组用于存储所述最小多项式求余单元所产生的中间数据以及每一路的最小多项式余式。

4.根据权利要求3所述的伴随式计算装置，其特征在于，所述每个寄存器组连接一计数器组成一电路单元，用于当所述寄存器组对应的求余子单元完成该路的求余运算时，将该路的最小多项式余式输出给所述伴随式运算单元。

5.根据权利要求4所述的伴随式计算装置，其特征在于，所述多路控制单元包括复用器和解复用器，均与所述最小多项式求余单元连接。

6.根据权利要求2所述的伴随式计算装置，其特征在于，所述伴随式运算单元包括t个运算子单元，每个所述运算子单元用于根据一所述M位的最小多项式余式，计算输出M位的伴随式。

7.一种包括如权利要求1～6任一项所述伴随式计算装置的解码器。