[发明专利]用于提高平衡吞吐量数据路径架构上的FIR操作性能的新颖数据访问方法

权利要求书

1.一种用于执行信号处理操作的装置，包括：

系统存储器存储单元；

地址生成器(AG)单元，功能上连接到所述系统存储器存储单元并且可操作用于通过具有多个数据宽度的数据总线从所述系统存储器存储单元接收数据并且向所述系统存储器存储单元写入数据；

寄存器存储器阵列，功能上连接到所述AG并且可操作用于从所述AG接收数据并且向所述AG写入值，其中使用寄存器文件系统来存储所述寄存器存储器阵列中的所述数据；

乘法累加(MAC)执行单元，功能上连接到所述寄存器文件系统并且可操作用于从所述寄存器存储器阵列接收并且向所述寄存器存储器阵列写入，并且将数据值配对相乘和相加并且向所述寄存器存储器阵列中的位置写入求和；

其中在用于所述单独的寄存器存储器位置的分级方案中组织所述寄存器文件系统，其中将单独寄存器存储器位置配对组织成相应配对寄存器(PR)单元，并且将PR单元配对组织成相应分组寄存器(GR)单元；并且

其中所述AG单元使用未对准地址布局(MAP)系统以通过将任何未对准数据地址与分组寄存器的中点对准将来自所述系统存储器存储单元的值放入所述寄存器。

2.根据权利要求1所述的装置，其中从所述系统存储器到所述AG的所述数据总线的所述多个宽度是寄存器存储器位置以字节为单位的大小的2的正幂。

3.根据权利要求1所述的装置，其中所述AG具有一个地址加法器。

4.根据权利要求1所述的装置，其中所述AG通过单个端口访问所述系统存储器存储单元。

5.根据权利要求1所述的装置，其中所述分级组织方案根据左手模式或者右手模式将八个寄存器位置组织成两个分组寄存器单元；其中所述左手模式按照顺序[r1，r0，r3，r2]将寄存器r0至r3布置成GR0并且按照顺序[r5，r4，r7，r6]将寄存器r4至r7布置成GR1；并且其中所述右手模式按照顺序[r3，r2，r1，r0]将寄存器r0至r4布置成GR0并且按照顺序[r7，r6，r5，r4]将寄存器r5至r7布置成GR1。

6.根据权利要求5所述的装置，其中所述AG通过移动以字节为单位的大小为标准寄存器以字节为单位的大小两倍的数据块将数据移入所述分组的寄存器，其中所述AG为从系统存储器移动的所述数据块的字节确定对准点，所述AG将所述对准点与所述AG将把所述数据移入的分组寄存器的中点对准，并且向所述分组寄存器中对应地逐字节加载所述数据。

7.根据权利要求6所述的装置，其中对于存储器对准地址的情况而言，从系统存储器移动的所述数据块的所述对准点是字节0的端部，所述端部与字节0的与字节1相邻的端部相对。

8.根据权利要求6所述的装置，其中对于存储器未对准地址的情况而言，从系统存储器移动的所述数据块的所述对准点是在所述未对准地址的字节数的与下一更低字节数相邻的端部，并且其中所述AG通过迫使所述未对准地址对准至所述存储器块来访问所述存储器单元。

9.根据权利要求6所述的装置，其中所述AG通过按照根据权利要求6所述的过程首先加载第一块而按照左手排序配置所述分组寄存器并且按照右手排序配置第二数据块来移动两个数据块，每个数据块以字节为单位的大小是标准寄存器以字节为单位的大小的两倍。

10.根据权利要求6所述的装置，其中所述AG通过将根据权利要求6所述的过程应用于数据块的每个配对和关联目标分组寄存器并且确定用于数据块的每个配对的对应对准点将数据块的多个配对依次移入对应分组的寄存器使得两个数据块移向一个分组的寄存器。

11.根据权利要求1所述的装置，其中所述乘法累加单元被配置用于单指令多数据(SIMD)操作。

12.根据权利要求1所述的装置，其中所述MAC单元被配置用于每个周期正整数K个MAC操作；其中待相乘的所述数据值的大小是2的正幂M；并且其中从所述存储器存储单元到所述寄存器存储器阵列的所述数据路径为2*M*K。