[发明专利]用于快速唤醒振荡器的快速启动超低功率偏置发生器有效
申请号: | 201210258418.3 | 申请日: | 2012-07-24 |
公开(公告)号: | CN102904526A | 公开(公告)日: | 2013-01-30 |
发明(设计)人: | 凯文·马胡提;山凯特·甘地 | 申请(专利权)人: | NXP股份有限公司 |
主分类号: | H03B5/06 | 分类号: | H03B5/06 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 王波波 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 快速 唤醒 振荡器 启动 功率 偏置 发生器 | ||
1.一种偏置发生器,包括:
偏置发生器电路;
主启动电路,所述主启动电路向偏置发生器电路中的第一节点施加电流;
次启动电路,所述次启动电路向偏置发生器电路中的附加节点施加电流;以及
功率开关,所述功率开关接收来自电源的功率,并将功率提供至偏置发生器电路、主启动电路和次启动电路。
2.根据权利要求1所述的偏置发生器,还包括:时序控制信号,用于按照期望的顺序将功率开关、主启动电路和次启动电路接通。
3.根据权利要求2所述的偏置发生器,还包括延迟元件,所述延迟元件接收外部时序控制信号以产生所述时序控制信号。
4.根据权利要求1所述的偏置发生器,还包括断电电路,所述断电电路将偏置发生器断电。
5.根据权利要求1所述的偏置发生器,其中,所述偏置发生器电路还包括级联PMOS晶体管对和级联NMOS晶体管对。
6.根据权利要求5所述的偏置发生器,其中:
级联PMOS晶体管对连接在电源线和级联NMOS晶体管对之间,以及级联NMOS晶体管对连接在地与级联PMOS晶体管对之间,并且
主启动电路连接至级联NMOS晶体管对之间的节点。
7.根据权利要求1所述的偏置发生器,其中,偏置发生器电路对振荡器进行偏置。
8.一种产生偏置信号的方法,包括:
向偏置发生器电路供应功率;
向偏置发生器电路中的节点施加第一启动电流;
向偏置发生器电路中的附加节点施加第二启动电流;以及
输出偏置信号。
9.一种控制偏置发生器的方法,包括:
接收外部时序控制信号;
向主启动电路施加外部时序控制信号;
通过对外部时序控制信号进行延迟来产生第一时序控制信号;
向主启动电路和次启动电路施加第一时序控制信号;
通过对外部时序控制信号进行延迟来产生第二时序控制信号;以及
向功率开关施加第二时序控制信号,以向偏置发生器供应功率。
10.根据权利要求9所述的方法,其中,产生第二时序控制信号包括对第一时序控制信号进行延迟。
11.根据权利要求9所述的方法,还包括:将来自主启动电路的电流信号施加到偏置发生器电路中的节点。
12.根据权利要求11所述的方法,还包括:将来自次启动电路的电流信号施加到偏置发生器电路中的附加节点。
13.根据权利要求12所述的方法,其中,所述节点位于偏置发生器电路中的级联NMOS晶体管对之间。
14.根据权利要求13所述的方法,其中:
所述附加节点包括第一附加节点、第二附加节点和第三附加节点,
第一附加节点位于级联NMOS晶体管对的上部晶体管的栅极处,
第二附加节点位于级联PMOS晶体管对的上部晶体管的栅极处,以及
第三附加节点位于级联PMOS晶体管对的下部晶体管的栅极处。
15.根据权利要求9所述的方法,还包括:
通过对外部时序控制信号进行延迟,来产生第三时序控制信号;以及
将第三时序控制信号施加到断电电路。
16.根据权利要求15所述的方法,还包括:将外部时序控制信号施加到完全断电电路。
17.根据权利要求16所述的方法,其中,所述完全断电电路将主启动电路的输出与地相连和断开。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司,未经NXP股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210258418.3/1.html,转载请声明来源钻瓜专利网。