[发明专利]用于快速唤醒振荡器的快速启动超低功率偏置发生器

说明书

背景技术

设计一种具有几微安的主动模式电流消耗和受控的突入电流的快速启动振荡器具有许多问题。通常，快速启动会引起大的突入电流，所述大的突入电流在控制回路接入(kick in)时逐步减小。在控制回路闭合的时间期间，期望的突入电流可能超过期望的设计预算。此外，如果还需要振荡器精确，则可能需要更精准的偏置发生器来传递更精确的基准电压和电流。这种精确性通常的代价是：电流消耗增大，启动时间增加，以及精确地稳定控制回路的时间增加。此外，如果振荡器需要工作在更高的频率(例如，10MHz)下，则电流消耗也会增大。

发明内容

提供了针对快速唤醒振荡器和其他应用而启用快速启动超低功率偏置发生器的实施例。

提供了不同示例实施例的简要概述。在以下概述中进行了一些简化和省略，以强调和介绍示例实施例的一些方面，但并不是为了限制本发明的范围。在后续部分中将给出示例实施例的详细描述，以便于本领域技术人员实现和使用本发明构思。

多种实施例还可以涉及一种偏置发生器，包括：偏置发生器电路；主启动电路，所述主启动电路向偏置发生器电路中的第一节点施加电流；次启动电路，所述次启动电路向偏置发生器电路中的附加节点施加电流；以及功率开关，所述功率开关接收来自电源的功率，并将功率提供至偏置发生器电路、主启动电路和次启动电路。

多种实施例还可以涉及一种产生偏置信号的方法，包括：向偏置发生器电路供应功率；向偏置发生器电路中的节点施加第一启动电流；向偏置发生器电路中的附加节点施加第二启动电流；以及输出偏置信号。

多种实施例还可以涉及一种控制偏置发生器的方法，包括：接收外部时序控制信号；向主启动电路施加外部时序控制信号；通过对外部时序控制信号进行延迟来产生第一时序控制信号；向主启动电路和次启动电路施加第一时序控制信号；通过对外部时序控制信号进行延迟来产生第二时序控制信号；以及向功率开关施加第二时序控制信号，以向偏置发生器供应功率。

附图说明

为了更好地理解各个示例实施例，参考附图，其中：

图1是示出了根据相关技术的具有启动电路的主偏置发生器的电路图；

图2是示出了以多个启动模块来实现的分布式启动电路的实施例的电路图；以及

图3是示出了图2的电路如何操作的时序图。

具体实施方式

现在参考附图公开了各个示例实施例的许多方面，附图中相似的数字表示相似的组件或步骤。

在设计偏置发生器时，可以有许多重要的设计参数，例如噪声、电源减弱系数(power supply rejection ratio)、功耗、由于温度而引起的输出漂移(drift)、工作电压范围、绝对输出值的精度以及可靠的启动。开发了许多技术来实现这些质量，然而几乎所有这些技术都以增加启动和稳定时间而告终。由于可能需要应用这些技术之中的一些来实现高的性能，所以必须以某种其他方式来解决缓慢启动的问题。主偏置发生器可以是造成缓慢启动的重要贡献者之一。因此，通过改进主偏置发生器可能会实现超低功率且快速的唤醒。

传统上，相关技术的偏置发生器包括一个启动电路。图1是示出了根据相关技术的主偏置发生器100的电路图，所述主偏置发生器100包括启动电路110和偏置发生器电路120。偏置发生器电路120可以包括级联(cascoded)PMOS晶体管122和级联NMOS晶体管124。偏置发生器电路120可以包括输出V1 OUT和V2 OUT，其中V1 OUT和V2 OUT是用于驱动振荡器的偏置信号。启动电路110可以控制PMOS晶体管122的启动行为。备选地，启动电路110可以控制NMOS晶体管124的启动行为。偏置发生器电路120的合适启动可以提供可靠的操作。如果主偏置发生器100设计用于超低功率(例如，毫微安偏置)，则可能没有足够的电流来足够快速地对偏置发生器电路的内部节点进行充电和放电以在几微秒内产生输出。

图2是示出了以多个启动电路实现的分布式启动电路的实施例的电路图。为了提高主偏置发生器的启动性能，将启动电路分布成多个启动电路，所述多个启动电路独立地并且按照受控的顺序方式控制PMOS晶体管、NMOS晶体管以及所有高阻抗节点。

主偏置发生器200可以包括偏置发生器电路220、功率开关230、主启动电路235、次启动电路240、完全断电电路245、断电电路250、顺序上电电路255和延迟元件260。偏置发生器电路220与图1的偏置发生器电路相同，并且可以包括级联PMOS晶体管222和级联NMOS晶体管224。