[发明专利]一种晶体管阈值电压的测试电路

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种晶体管阈值电压的测试电路。

背景技术

随着半导体集成电路器件的集成度越来越高，对晶体管性能的要求也日益增高，因此对于晶体管可靠性的要求也随之提高。在CMOS工艺中，在对于P-MOS器件的可靠性进行评价时，负偏压温度不稳定性（NBTI）是一个主要考量的因素，对于多晶硅/SiON以及高K材料/金属栅栅堆都具有重要影响。负偏压温度不稳定性是指P-MOS管在偏置栅极电压和高温的作用下，由于氢离子的扩散加剧导致器件阈值电压和栅极绝缘层与衬底的界面处的氢硅键断裂，形成载流子俘获中心，从而造成器件的阈值电压（Vth）和饱和漏极电流（Idsat）发生漂移的现象，如图1所示。NBTI特性的下降会引起器件的阈值电压绝对值的增大和截止电流（Ioff）绝对值的增大，并会引起器件的饱和漏极电流和跨导（Gm）绝对值的减小。这些器件参数的变化会进一步降低晶体管的速度，并加大晶体管的失配性，最终导致电路的失效，因此会直接影响到器件的工作寿命。

为了能够考量NBTI的影响，迫切需要提供一种能够检测阈值电压（Vth）和饱和漏极电流（Idsat）发生漂移两种因素的测试结构，所述测试结构不尽能够对两者进行表征而且还要能够对这两种影响对电路所带来的影响进行分析，目前现有技术中设备级偏执栅极电压的检测装置如图2所示，在源漏以及衬底接地，然后在栅极上施加栅极电压后即发生偏执，所述阈值电压（Vth）的提取电路如图3所示，所示电路包括8个MOSFET，M1-M8，其中的NMOS和PMOS上一端接地，并施加所述芯片的工作电压，由晶体管M1、M2以及M5、M6组成一对的镜像电流电路首尾连接形成闭合电流反馈回路，由此获得M1的V_Out，所述V_Out等于晶体管M1的阈值电压（Vth），但是在所述电路中电流被迫跟踪和匹配对方，而且所述测试电路并不能应用于负偏压温度不稳定性（NBTI）的测试和评价，也不能测量阈值电压（Vth）和饱和漏极电流（Idsat）发生漂移的程度，因此，为了更好地对负偏压温度不稳定性（NBTI）进行评价和测试，则必须解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种阈值电压的测试电路，所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，所述测试电路还包括一开关电路，

所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。

作为优选，所述开关电路包括第一晶体管和第二晶体管，

所述第一晶体管的源极与待测晶体管的漏极相连，所述第一晶体管的漏极接地，所述第一晶体管栅极与第一测量控制信号相连；

所述第二晶体管位于所述镜像电路和地之间，所述第二晶体管的源极与所述镜像电流电路相连，所述第二晶体管的漏极接地，所述第二晶体管的栅极与第二测量控制信号相连。

作为优选，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路处于断路，待测晶体管通过第一晶体管处于应力状态；所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路处于通路，待测晶体管处于测量状态，然后通过上述两种状态来测量所述待测晶体管的阈值电压。

作为优选，所述阈值电压应力电路还包括第一减法器电路，所述第一减法器电路与所述镜像电流电路并联，所述第一减法器电路的输出电压等于待测晶体管的阈值电压。

作为优选，所述第一减法器电路的一端与电源相连，另一端接地。

作为优选，所述测试电路进一步包括一与所述阈值电压应力电路并联连接的参照电路，通过所述应力和测量两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。

作为优选，所述测试电路进一步包括第二减法器电路，所述第二减法器电路与所述阈值电压应力电路和所述参照电路电连接。