[发明专利]制造包括位于支撑衬底上的功能化层的半导体结构的工艺

说明书

技术领域

本发明的领域是电子、光学和光电子产业中使用的半导体衬底涉及的领域，更具体地，涉及三维（3D）结构中使用的半导体衬底的领域。

本发明更具体地涉及制造包括位于支撑衬底上的功能化层的半导体结构的工艺。

背景技术

半导体结构用作用于形成电子、光电子等器件的基础。

为了提高所述器件的性能，已开发了用于增加每单位面积的蚀刻电路的密度的方法。

然而，电路的小型化在物理上受到限制。

三维（3D）集成方法已被开发，其中，除了对减小电路大小的研究之外，所述电路被叠置以形成3D结构并经由竖直的互连件连接。

在本文中，术语“竖直”是指垂直于形成有这些电路的衬底的主面的方向。

这种类型的结构的制造通常需要通过Smart Cut^TM型的工艺在支撑衬底上连续传递（transfer）构成它们的层。

实际上，这些层被独立地在“源”衬底上生产，其中，通过注入形成用于限定要传递的层的脆化区。

该传递涉及将每个层连续接合（bonding）在支撑衬底上或者在已经传递到支撑衬底上的层上。

所述接合通常是通过分子粘附的接合。

在接合之后将能量输入到脆化区，以沿着脆化区产生源衬底的劈裂（cleavage），接着，层被传递到支撑衬底上。

传递的层的上表面（即，传递的层的与接合到支撑衬底的表面相反的表面）具有由于脆化区的破裂或者分离造成的特定的粗糙度级别。

已知层的传递通常要求接合或者传递之后的退火操作，退火操作增强分子粘附（“稳定”退火）和/或平坦化传递的层的表面（“平滑”退火）。

然而，这种退火操作在特定情况下有问题，特别是用于3D结构中的“功能化”层的接合。

在本文中，术语“功能化层”（也被称为“有源层”）是指已被处理为具有一个或者更多个功能的半导体层。

功能化因而可以包括掺杂（p-n结的创建）、“图案”的蚀刻（即，为了创建电子微部件通过切割获得的设计）、竖直电连接的注入（“通路”）等。

然而，所产生的这些有源层是易碎的且是非均质的。

因而，过度的温度增加可能损坏它们并且使它们不可用。

仅仅进行低温退火操作（低于500℃）已被提出。

然而，申请人发现在此温度下的平滑退火对于给予传递的层所要求的均匀性是不充分的。

另外，由于简单抛光步骤使传递的层的均匀性劣化，所以可以完成此退火处理的简单抛光步骤是有问题的。

因而，修整（finishing）是很难进行的步骤，并且，获得的表面状态太粗糙（通常在10nm rms的数量级，而目标粗糙度是1nm或者更小的数量级）以至于不能在获得的结构上叠置其它有源层。

本发明旨在克服这些缺陷。

本发明特别旨在允许制造包括具有优异表面状态的功能化层的3D结构而不需要极大的温度增加。

本发明的另一个目的是总体上改进要求传递功能化层的步骤的半导体结构的制造工艺，其中，不会超过约500℃的温度。

发明内容

为了实现以上概括的目的，本发明涉及：

一种制造包括位于支撑衬底上的第一功能化层的半导体结构的工艺，所述工艺包括以下步骤：

（a）在源衬底中注入离子物质，该源衬底包括：

-所述第一功能化层，所述第一功能化层包括位于表面的第一金属导电电极，

-牺牲缓冲层，相对于注入方向位于所述第一功能化层下面，

所述离子物质被以限制源衬底的上部的厚度的深度注入，所述上部包括所述牺牲缓冲层的至少一部分、所述第一金属导电电极、所述第一功能化层，

（b）提供包括第二功能化层的支撑衬底，所述第二功能化层包括位于表面的第二金属导电电极；

（c）将所述源衬底接合到所述支撑衬底，所述第一金属电极和所述第二金属电极位于接合界面；

（d）使所述源衬底破裂并且将所述源衬底的所述上部从源衬底传递到所述支撑衬底；

（e）通过相对于功能化层的选择性蚀刻去除所述牺牲缓冲层。

所述牺牲缓冲层因而优选地由允许相对于所述第一功能化层的材料选择性蚀刻的材料制成。

根据本发明的一个有利实施方式，所述牺牲缓冲层包括用于限定注入物质的层。

例如，所述限定区域是所述牺牲缓冲层的掺杂了硼的区域。

优选地，所述牺牲缓冲层的厚度在10nm到1μm之间。