[发明专利]一种横向扩散金属氧化物半导体器件的制作方法有效
申请号: | 201210269846.6 | 申请日: | 2012-08-01 |
公开(公告)号: | CN102856209A | 公开(公告)日: | 2013-01-02 |
发明(设计)人: | 郑志星 | 申请(专利权)人: | 成都芯源系统有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 611731 四川省成都*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 横向 扩散 金属 氧化物 半导体器件 制作方法 | ||
1.一种在半导体衬底上制作横向扩散金属氧化物半导体(LDMOS)器件的方法,包括:
制作栅极;
制作体区,其中所述体区包含体区弯度,制作所述体区包括:
在所述半导体衬底上制作阱,其中所述阱为第一掺杂类型;和
制作基区,其中所述基区为所述第一掺杂类型,所述基区和所述阱部分重叠,且所述基区比所述阱深度浅;以及
制作源极区和漏极接触区,其中所述源极区和所述漏极接触区为第二掺杂类型,所述源极区在所述栅极一侧和所述体区相接,所述漏极接触区位于所述栅极的另一侧;
其中通过调节所述阱的布图宽度来控制所述体区弯度。
2. 根据权利要求1所述的方法,其中所述阱的布图宽度以与所述体区弯度成负相关的方式对所述体区弯度进行控制。
3. 根据权利要求1所述的方法,其中通过增大阱的布图宽度来降低所述体区弯度。
4. 根据权利要求1所述的方法,其中通过增大阱的布图宽度来增大击穿电压。
5. 根据权利要求1所述的方法,其中所述基区通过和所述栅极的边缘对准制作,所述方法进一步包括进行退火工艺使得所述基区扩散到栅极下形成沟道区域。
6. 根据权利要求1所述的方法,进一步包括制作第二阱,所述第二阱为所述第二掺杂类型,制作所述第二阱包括:
与第一掺杂类型的所述阱边缘对准在第一掺杂类型的所述阱上制作氧化物;
以所述氧化物作为掩膜制作第二掺杂类型的所述第二阱;以及
进行退火工艺,使所述第二阱横向扩散至第一掺杂类型的所述阱下方;
其中制作所述栅极在制作所述第二阱之后进行。
7. 一种在半导体衬底上制作横向扩散金属氧化物半导体(LDMOS)器件的方法,包括:
制作第一阱,所述第一阱为第一掺杂类型,所述第一阱包含布图间隔;
制作体区,所述体区含体区弯度,制作所述体区包括:
在所述布图间隔中制作第二阱,所述第二阱为第二掺杂类型;和
制作基区,所述基区为所述第二掺杂类型,所述基区和所述第二阱部分重叠,且所述基区比所述第二阱深度浅;
制作栅极;以及
制作源极区和漏极接触区,其中所述源极区和所述漏极接触区为所述第一掺杂类型,所述源极区在所述栅极一侧和所述体区相接,所述漏极接触区位于所述栅极的另一侧;
其中通过调节所述第一阱的布图间隔宽度来控制所述体区弯度。
8. 根据权利要求7所述的方法,其中在所述布图间隔中制作第二阱包括:
和所述第一阱对准在所述第一阱上制作氧化物;以及
采用所述氧化物作为掩膜用于在所述布图间隔中制作所述第二阱。
9. 根据权利要求7所述的方法,其中所述第一阱的布图间隔以与所述体区弯度成负相关的方式对所述体区弯度进行调节。
10. 根据权利要求7所述的方法,其中所述第一掺杂类型为N型,所述第二掺杂类型为P型。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都芯源系统有限公司,未经成都芯源系统有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210269846.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造