[发明专利]用于MPEG-2视频解码的SDRAM存储结构

权利要求书

1.一种用于MPEG-2视频解码的SDRAM存储结构，其特征在于，它包括：

用于接收MPEG-2视频解码的各种请求信号，并将处理后的请求信号提交给状态机控制以及命令解码单元，同时平衡MPEG-2视频解码端与SDRAM控制端之间数据传输速度的访问接口单元；

接收由访问接口单元处理过的各种请求信号，根据当前状态按照一定的仲裁机制执行某个请求的操作，同时负责SDRAM控制系统状态机的运作，并将各个操作转换成控制SDRAM的相关命令信号的状态机控制以及命令解码单元；

接收到MPEG-2解码端传来的逻辑地址后，将其按照一定的数据存储方式转换成控制SDRAM的相关物理地址的地址映射单元；

对状态机控制以及命令解码单元的各种命令信号、数据信号以及地址映射单元的各种地址信号进行延迟、筛选处理，产生可直接输出到SDRAM芯片的控制信号的SDRAM接口单元，

各单元之间相互通信，将MPEG-2视频解码中的存取请求转换成用以控制SDRAM芯片的命令信号、地址信号和数据信号。

2.根据权利要求1所述的用于MPEG-2视频解码的SDRAM存储结构，其特征在于，所述访问接口单元包括视频码流写接口单元、视频码流读接口单元、参考宏块读接口单元、解码块写接口单元和显示行读接口单元，每一接口单元分别包括异步时钟处理单元和异步FIFO单元，异步时钟处理单元对MPEG-2视频解码过程的对应的存储访问请求、访问请求中的逻辑地址和异步FIFO中的读地址以及写地址的时钟信号进行处理，异步FIFO单元采用异步FIFO机制处理这些异步时钟数据。

3.根据权利要求2所述的用于MPEG-2视频解码的SDRAM存储结构，其特征在于，所述状态机控制以及命令解码单元分为请求仲裁单元、状态机控制单元和命令解析单元三大部分，请求仲裁单元的请求仲裁处理采取优先级调度机制，按照视频解码中各个访问请求的重要性以及访问的特性从高到低分配优先级，状态机控制单元判断到当前状态为空闲状态时，对多个请求进行仲裁，接收相对优先级最高的请求并进行相关的处理，命令解析单元根据每个请求的处理过程中的时序操作和状态，生成输出给SDRAM芯片的各命令信号。

4.根据权利要求3所述的用于MPEG-2视频解码的SDRAM存储结构，其特征在于，所述地址映射单元处理过程中的视频解码访问中输入的逻辑地址与控制SDRAM的物理地址之间的映射关系由视频数据存储在SDRAM中的组织方式决定。

5.根据权利要求4所述的用于MPEG-2视频解码的SDRAM存储结构，其特征在于，所述地址映射单元输出的物理地址根据状态机控制以及命令解码单元输出的各个状态值，结合SDRAM地址的使用方法，随着。