[发明专利]高频放大器

说明书

关联申请的引用：本申请以2011年11月16日申请的在先日本专利申请第2011-250470号为基础并且要求其优先权的利益，通过引用而将其整体内容包含于本申请。

技术领域

本发明的实施方式整体上涉及一种高频放大器。

背景技术

在高频放大器中，随着构成FET单元(晶胞)的场效应晶体管(以下称为“FET”)的高性能化，奇数模(Odd Mode)的环振荡的频率变高，其环变小，结果，就会在构成高频放大器的多个FET单元之间产生环振荡。

为了抑制这种在FET单元之间产生的振荡，而应用了在FET单元之间的适当位置上配置电阻(单元间电阻)的技术、在FET的栅极端子和接地之间配置电阻(分流电阻)的技术等。

在FET单元之间配置电阻的情况下，对于在由邻接的FET单元形成的环中产生的振荡的抑制是有效的，但是对于在由远离的FET单元形成的环中产生的振荡的抑制可能没有效果。

在FET的栅极端子和接地之间配置电阻的情况下，为了防止高频特性的劣化(高频信号的流出)，而需要设置较大的电感器。

发明内容

本发明的实施方式提供一种高频放大器，能够有效地抑制在多个FET单元中形成的环振荡。

根据一个实施方式，提供一种高频放大器，具有分配电路、FET单元、稳定电路以及合成电路。分配电路将所输入的输入信号分配为多个信号。FET单元放大由上述分配电路分配的上述信号。上述稳定电路具有RC并联电路，该RC并联电路分别串联连接在上述分配电路和上述FET单元的栅极端子之间，该RC并联电路分别由电容器和电阻构成。上述合成电路对由上述FET单元放大的信号进行合成。

通过上述构成，能够有效地抑制在多个FET单元中形成的环振荡。

附图说明

图1是表示第一实施方式的高频放大器的示意平面图形的图。

图2是表示第一实施方式的高频放大器的电路构成的图。

图3是表示沿着图1的Ⅳ-Ⅳ线的截面的示意放大图。

图4是表示沿着图1的Ⅴ-Ⅴ线的截面的示意放大图。

图5是表示沿着图1的Ⅵ-Ⅵ线的截面的示意放大图。

图6是将图1的部分J放大表示的平面图。

图7是表示沿着图6的Ⅲ-Ⅲ线的截面的示意放大图。

图8是表示邻接的FET单元之间的环的图。

图9是表示不邻接的FET单元之间的环的图。

图10是比较例的具有稳定电路的高频放大器的概略电路图。

图11是第一实施方式的具有稳定电路的高频放大器的概略电路图。

图12是用于对比较例中的稳定电路和第一实施方式中的稳定电路各自的稳定系数进行比较的图。

图13是用于对比较例中的稳定电路和第一实施方式中的稳定电路各自的增益进行比较的图。

图14是表示第二实施方式的高频放大器的示意平面图形的图。

图15是表示第二实施方式的高频放大器的电路的图。

图16是表示沿着图14的Ⅰ-Ⅰ线的截面的示意放大图。

图17是表示沿着图14的Ⅱ-Ⅱ线的截面的示意放大图。

具体实施方式

以下，参照附图对实施方式进行说明。在附图中，相同的符号表示相同或类似的部分。

参照图1和图2对第一实施方式进行说明。图1是表示第一实施方式的高频放大器的示意平面图形的图。图2表示图1所示的高频放大器的电路。

第一实施方式的高频放大器是功率放大器。如图1和图2所示，第一实施方式的高频放大器具备输入电路基板20、匹配电路电容器基板22、半导体基板24以及输出电路基板26。在输入电路基板20上形成有对输入信号进行分配的分配电路7。在匹配电路电容器基板22上形成有稳定电路基板21，该稳定电路基板21形成了对在FET单元(晶胞)之间产生的环振荡进行抑制的RC并联电路9。在半导体基板24上形成有4个放大元件(FET)Q 1~Q4，该4个放大元件(FET)Q1~Q4构成对由分配电路7分配的输入信号进行放大的FET单元(晶胞)。放大元件Q1~Q4是所谓的分立半导体器件(分立式半导体器件)。在输出电路基板26上形成有对来自多个放大元件Q1~Q4的输出进行合成的合成电路8。