[发明专利]基于高速串行总线的通用DMA结构及预读方法

权利要求书

1.一种基于高速串行总线的通用DMA结构，其特征在于，包括负责DMA数据读写的LIS总线、提供DMA数据发送与接收的StreamLink（为快速数据传输所设计的高速数据总线）接口、DCR寄存器、DMA控制模块以及DCR寄存器访问接口DCR总线；

所述DCR寄存器：负责DMA状态检测，寄存器管理；

所述DMA控制模块：负责DMA控制逻辑。

2.根据权利要求1所述的基于高速串行总线的通用DMA结构，其特征在于，所述DMA控制模块包括端口状态机、RX状态机、TX/RX仲裁器和TX状态机；

所述端口状态机：为DMA的核心控制端；所有的描述符读写控制和数据读写控制都在端口状态机中进行，完成从TX/RX仲裁器发来的读写请求；

所述RX状态机：从内存中读描述符，或通过StreamlLink接口收集数据和写数据到内存，将描述符状态回写到内存；

所述TX状态机：从内存中读描述符，将从内存中读取的数据发送到StreamLink接口，并将描述符状态回写到内存中；

所述TX/RX仲裁器：对TX状态机和RX状态机读写描述符或数据的次序进行裁决，一次只允许一个读或写操作通过。

3.根据权利要求2所述的基于高速串行总线的通用DMA结构，其特征在于，所述DCR寄存器包括寄存器文件仲裁器、DCR接口和中断寄存器；

所述寄存器文件仲裁器：对寄存器中的文件访问次序进行裁决，一次只允许一个状态机访问；

所述中断寄存器：中断控制/状态寄存器；

所述DCR接口：上述寄存器文件仲裁器通过DCR接口访问寄存器。

4.一种利用权利要求1至3所述的DMA结构数据预读方法，其特征在于，所述数据读取分为TX操作和RX操作，所述TX操作和RX操作采用双工并行的方式，其具体步骤如下：

所述TX操作：主机通过DCR接口设置TX_CURBUF_PTR寄存器和TAIL寄存器，设置当前描述符地址和结尾描述符地址；

DMA的TX状态机比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符地址和结尾描述符地址，如上述当前描述符地址和结尾描述符地址不同，所述TX状态机则发送读描述符操作给端口状态机；

上述端口状态机从LIS总线上读取描述符，并读取描述符所对应的数据，然后将上述数据发送到TX_streamlink接口上；

上述TX状态机发出写描述符请求，即由上述端口状态机将寄存器文件更新，上述写描述符状态通过LIS接口回写到所述主机，并对上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符地址进行更新；

所述TX状态机重新比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中当前描述符地址与尾地址是否相同，如果上述两个地址不同，则继续发起TX操作请求，直到两地址相同为止；

所述RX操作：由主机通过DCR接口设置RX_CURBUF_PTR寄存器和RX_TAILDESC_PTR寄存器，设置当前描述符地址和结尾描述符地址；

DMA的RX状态机比较上述RX_CURBUF_PTR寄存器和RX_TAILDESC_PTR寄存器当前描述符地址和结尾描述符地址，如上述两个地址不同，则所述RX状态机发起读描述操作给端口状态机；

上述端口状态机从LIS总线上读取描述符，并接收RX_streamlink接口上的数据，通过LIS总线接口将数据写到描述符指定的数据地址里；

所述TX状态机对上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的描述符更新，并比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符与尾描述符地址，如果上述两个地址不同，则继续发起RX操作请求，直到上述两地址相同为止。