[发明专利]移位寄存器及其驱动方法、栅极驱动装置与显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括预充电单元、上拉控制单元、上拉单元、下拉控制单元、下拉单元、起始信号输入端、第一时钟信号输入端、第二时钟信号输入端，其中，

所述预充电单元，分别与起始信号输入端、第一时钟信号输入端、控制节点和驱动电源的低电平输出端连接，用于在预充电阶段利用起始信号进行预充电，以使得控制节点的电位为高电平，并在输出阶段维持所述控制节点的电位为高电平；

所述上拉控制单元，分别与所述控制节点、上拉节点、第二时钟信号输入端、驱动电源的高电平输出端和低电平输出端连接，在起始阶段、预充电阶段和复位阶段控制上拉节点的电位为低电平，在输出阶段控制上拉节点的电位为高电平；

所述下拉控制单元，分别与所述控制节点、下拉节点、驱动电源的高电平输出端和驱动电平的低电平输出端连接，用于在起始阶段、复位阶段和结束阶段控制下拉节点电位为高电平，并在预充电阶段和输出阶段控制下拉节点的电位为低电平；

所述上拉单元，分别与所述上拉节点和输出端连接，用于当上拉节点的电位为高电平时开启从而控制输出端输出高电平；

所述下拉单元，分别与所述下拉节点、所述输出端和所述驱动电源的低电平输出端连接，用于当下拉节点的电位为高电平时开启从而控制输出端输出低电平。

2.如权利要求1所述的移位寄存器，其特征在于，

所述预充电单元包括预充电薄膜晶体管和存储电容；

所述预充电薄膜晶体管，栅极与第一时钟信号输入端连接，漏极与起始信号输入端连接，源极与控制节点连接并通过所述存储电容与驱动电源的低电平输出端连接。

3.如权利要求2所述的移位寄存器，其特征在于，

所述上拉控制单元包括第一上拉控制薄膜晶体管、第二上拉控制薄膜晶体管和第三上拉控制薄膜晶体管，其中，

所述第一上拉控制薄膜晶体管，栅极与所述控制节点连接，漏极与第二时钟信号输入端连接，源极与所述第二上拉控制薄膜晶体管的栅极连接；

所述第二上拉控制薄膜晶体管，漏极与驱动电源的高电平输出端连接，源极与上拉节点连接；

所述第三上拉控制薄膜晶体管，栅极与第一时钟信号输入端连接，漏极与上拉节点连接，源极与驱动电源的低电平输出端连接。

4.如权利要求3所述的移位寄存器，其特征在于，所述下拉单元包括下拉薄膜晶体管；

所述下拉薄膜晶体管，栅极与下拉节点连接，源极与驱动电源的低电平输出端连接，漏极与输出端连接。

5.如权利要求1至4中任一权利要求所述的移位寄存器，其特征在于，

所述上拉单元还与所述驱动电源的高电平输出端连接；

所述上拉单元包括上拉薄膜晶体管；

所述上拉薄膜晶体管，栅极与上拉节点连接，源极与输出端连接，漏极与驱动电源的高电平输出端连接。

6.如权利要求5所述的移位寄存器，其特征在于，所述下拉控制单元包括第一下拉控制薄膜晶体管和第二下拉控制薄膜晶体管，其中，

所述第一下拉控制薄膜晶体管，栅极和漏极与驱动电源的高电平输出端连接，源极与下拉节点连接；

所述第二下拉控制薄膜晶体管，栅极与控制节点连接，漏极与下拉节点连接，源极与驱动电源的低电平输出端连接。

7.如权利要求1至4中任一权利要求所述的移位寄存器，其特征在于，所述上拉单元还与所述第二时钟信号输入端连接；

所述上拉单元包括上拉薄膜晶体管；

所述上拉薄膜晶体管，栅极与上拉节点连接，源极与输出端连接，漏极与第二时钟信号输入端连接。

8.如权利要求7所述的移位寄存器，其特征在于，所述下拉控制单元还分别与第一时钟信号输入端和第二时钟信号输入端连接；

所述下拉控制单元包括第一下拉控制薄膜晶体管、第二下拉控制薄膜晶体管和第三下拉控制薄膜晶体管，其中，

所述第一下拉控制薄膜晶体管，栅极与第二时钟信号输入端连接，漏极与驱动电源的高电平输出端连接，源极与下拉节点连接；

所述第二下拉控制薄膜晶体管，栅极与控制节点连接，漏极与下拉节点连接，源极与驱动电源的低电平输出端连接；

所述第三下拉控制薄膜晶体管，栅极与第一时钟信号输入端连接，漏极与驱动电源的高电平输出端连接，源极与下拉节点连接。