[发明专利]一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种浅沟槽隔离（STI）结构的制作方法和浅沟槽隔离结构。

背景技术

浅沟槽隔离结构是半导体工艺中最常用的隔离结构之一。图1A-1D示出了采用传统工艺制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图。首先，如图1A所示，提供半导体衬底100，在半导体衬底100上依次形成氧化物层101和掩膜层102。在掩膜层102上形成具有图案的光刻胶层103，光刻胶层103中包含的图案用于形成浅沟槽隔离结构。如图1B所示，以光刻胶层103为掩膜依次对掩膜层102、氧化物层101和半导体衬底100进行刻蚀，以在半导体衬底100中形成沟槽104。如图1C所示，在沟槽104表面形成较薄的衬垫氧化物层105。如图1D所示，在沟槽104中填满STI氧化物。然后去除半导体衬底100表面以外的材料层即可形成浅沟槽隔离结构。

随着器件关键尺寸的不断缩短，刻蚀形成的沟槽的深宽比（AR）不断增大，高深宽比氧化物（HARP）由于其具有较高的保形沉积（conformal deposition）特性和在热处理过程中能够防止等离子体侵袭衬底而被广泛地用作浅沟槽隔离结构的填充材料。但是HARP层中具有大量的OH悬挂键，这些OH悬挂键在后续的退火工艺中会在浅沟槽隔离结构的顶部区域向有源区扩散并氧化有源区，并且还会影响界面层。此外，HARP层的张应力还会引起沟道应力改变，尤其是对NMOS器件，这将导致器件与器件之间存在性能差异。

因此，目前急需一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构，以解决现有技术中存在的上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种浅沟槽隔离结构的制作方法，包括：a）提供半导体衬底，在所述半导体衬底中形成沟槽；b）在所述沟槽的下部填充高深宽比氧化物层；c）在所述沟槽的上部填充高密度等离子体氧化物层，以形成浅沟槽隔离结构。

优选地，所述a）步骤中提供的所述半导体衬底的表面形成有有源区覆盖层。

优选地，所述有源区覆盖层的材料为氮化物。

优选地，所述方法在所述c）步骤之后还包括去除所述有源区覆盖层的步骤。

优选地，所述沟槽的底部和侧壁上形成有第一衬垫氧化物层。

优选地，在所述b）步骤之后还包括在所述沟槽的上部的侧壁上形成第二衬垫氧化物层，以补偿所述b）步骤中消耗的所述第一衬垫氧化物层。

优选地，所述b）步骤包括：在所述半导体衬底上和所述沟槽内形成高深宽比氧化物材料层；以及回蚀去除所述半导体衬底上和所述沟槽的上部的高深宽比氧化物材料层，以形成所述高深宽比氧化物层。

优选地，去除所述半导体衬底上和所述沟槽的上部的高深宽比氧化物材料层包括：执行平坦化工艺，至去除所述沟槽以外的所述高深宽比氧化物材料层；采用湿法刻蚀去除所述沟槽的上部的所述高深宽比氧化物材料层；以及采用SiCoNi工艺对剩余的所述高深宽比氧化物材料层的表面进行修整，以形成所述高深宽比氧化物层。

优选地，所述SiCoNi工艺包括：采用NF₃和NH₃进行干法刻蚀；执行原位退火。

本发明还提供一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构是采用如上所述的方法制成的。

综上所述，本发明提供的方法通过在沟槽的下部填充高深宽比氧化物而在沟槽的上部填充高密度等离子体氧化物，一方面，由于高密度等离子体氧化物中OH悬挂键的浓度较低，因此可以避免在沟槽的上部区域氧化有源区；另一方面，由于高深宽比氧化物和高密度等离子体氧化物的应力类型相反，因此两者结合能够相互抵消部分应力，进而避免改变沟道的应力，并最小化器件与器件之间的性能差异。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A-1D示出了采用传统工艺制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图；

图2为根据本发明一个实施方式制作浅沟槽隔离结构的工艺流程图；

图3A-3H为根据本发明一个实施方式制作浅沟槽隔离结构过程中各步骤所获得的器件的剖视图。

具体实施方式