[发明专利]硅衬底上的III族氮化物的衬底击穿电压改进方法

说明书

技术领域

本发明基本上涉及半导体电路制造工艺，更具体地来说，涉及在硅衬底上形成III族V族(III-V)化合物半导体膜。

背景技术

由于III族V族化合物半导体(通常称作III-V族化合物半导体，比如氮化镓(GaN)及其相关合金)在电子器件和光电器件中有着光明的应用前景，因此近些年来一直对其进行着深入细致的研究。许多III-V化合物半导体的较大带隙并且较高电子饱和速度还使其成为了高温、高电压、和高速电力电子应用中极好的选择。应用了III-V化合物半导体的潜在电子设备的具体实例包括高电子迁移率晶体管(HEMT)和其他异质结双极型晶体管。

在这些器件中使用了III-V化合物半导体GaN的外延生长膜。可惜，由于通常在生长块状晶体(bulk crystal)所使用的温度下的氮的平衡压力较高，因此获得GaN块状晶体非常困难，从而GaN外延膜必须生长在衬底上，而不能生长在GaN上。由于缺乏可行的GaN衬底块状生长方法，因此通常将GaN外延沉积在不同衬底上，比如硅、SiC和蓝宝石(Al₂O₃)。特别地，鉴于硅相比于其他生长衬底的成本较低及其后续加工能力，而将研究集中于使用硅作为生长衬底。然而，因为硅衬底的晶格常数和热膨胀系数与GaN的不同，所以在硅衬底上生长GaN膜比较困难。如果能够克服在硅衬底上生长GaN膜的困难，则考虑到硅衬底的成本较低、尺寸较大、晶体和表面质量较高、导电性可控、并且热导率较高，硅衬底对于GaN生长来说很具有吸引力。

亟需不断探索出改进的形成III-V化合物半导体器件的方法。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种电路结构，包括：硅衬底；成核层，未掺杂氮化铝，位于所述硅衬底上方；缓冲层，包含镓、氮、硅和氧之一、和p型导电性掺杂剂，位于所述成核层上方；以及块状层，未掺杂氮化镓，位于所述缓冲层上方。

在该电路结构中，所述缓冲层包括梯度缓冲层和非梯度缓冲层，所述梯度缓冲层进一步包含铝。

在该电路结构中，所述p型导电性掺杂剂包含碳、铁、镁、和锌中的至少一种。

在该电路结构中，所述梯度缓冲层中的所述p型导电性掺杂剂是总浓度处于大约1E¹⁵/cm³和1E¹⁹/cm³之间的杂质。

在该电路结构中，所述非梯度缓冲层中的p型导电性掺杂剂和所述梯度缓冲层中的p型导电性掺杂剂的成分和/或浓度不同。

在该电路结构中，所述缓冲层的厚度为大约1微米至大约3微米。

在该电路结构中，所述非梯度缓冲层的厚度为大约0.5微米至大约3微米。

该电路结构还包括：有源层，位于所述块状层上方，所述有源层包括氮化铝层和氮化铝镓层。

在该电路结构中，所述氮化铝有源层为大约5埃至大约15埃，所述氮化铝镓有源层为大约100埃至大约350埃。

在该电路结构中，所述氮化铝镓有源层的铝浓度处于大约0.15％原子百分比至0.3％原子百分比之间。

根据本发明的另一方面，提供了一种形成电路结构的方法，包括：提供硅晶圆；使用大约650摄氏度至大约950摄氏度的工艺温度在所述硅晶圆上方外延生长未掺杂氮化铝成核层；在所述成核层上方外延生长梯度缓冲层，所述梯度缓冲层包含：铝、镓、氮、硅和氧之一以及p型导电性掺杂剂；在所述梯度缓冲层上方外延生长非梯度缓冲层，所述非梯度缓冲层包含镓、氮、硅和氧之一、以及p型导电性掺杂剂，而不包含铝；以及在所述非梯度缓冲层上方外延生长未掺杂氮化镓块状层。

在该方法中，所述梯度缓冲层的p型导电性掺杂剂和所述非梯度缓冲层的p型导电性掺杂剂包含碳、铁、镁、以及锌中的至少一种。

在该方法中，所述梯度缓冲层的p型导电性掺杂剂和所述非梯度缓冲层的p型导电性掺杂剂是相同的掺杂剂。

在该方法中，所述梯度缓冲层中的所述p型导电性掺杂剂是总浓度处于大约1E¹⁵/cm³和1E¹⁹/cm³之间的杂质。

该方法还包括：在所述块状层上方外延生长有源层，所述有源层包括氮化铝层和氮化铝镓层。

在该方法中，所述氮化铝有源层为大约5埃至大约15埃，并且所述氮化铝镓有源层为大约100埃至大约350埃。