[发明专利]一种CDMOS工艺以及制作方法有效
申请号: | 201210288958.6 | 申请日: | 2012-08-14 |
公开(公告)号: | CN103594491A | 公开(公告)日: | 2014-02-19 |
发明(设计)人: | 李天贺;陈建国 | 申请(专利权)人: | 北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L27/06;H01L21/8249 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 黄志华 |
地址: | 100871 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 cdmos 工艺 以及 制作方法 | ||
1.一种CDMOS工艺平台,包括:N型衬底和N型外延、P型隔离阱、P隔离环、VDMOS体区、N型源漏及引线区、P型源漏及引线区、栅极氧化层、多晶硅栅极、场隔离氧化层、N型或P型场隔离和增强型NMOS管,其特征在于,所述CDMOS工艺还包括:N型隔离阱和PMOS器件,其中:
PMOS器件处于N型隔离阱中,所述N型隔离阱处于P型隔离阱内。
2.如权利要求1所述的工艺平台,其特征在于,所述N型隔离阱的深度值低于P型隔离阱的深度值,且所述N型隔离阱在P型隔离阱中的位置是悬空的。
3.一种CDMOS工艺的制作方法,其特征在于,所述方法包括:
在P型隔离阱区域内光刻出N型隔离阱区域;
向所述N型隔离阱区域内注入杂质离子,并将生成的N型隔离阱与该P型隔离阱一起推进至设定的深度;
对所述P型隔离阱和N型隔离阱做隔离氧化处理后,将增强型NMOS器件加入至P型隔离阱且该增强型NMOS器件不在所述N型隔离阱内,以及将PMOS器件加入至该N型隔离阱内。
4.如权利要求3所述的方法,其特征在于,向所述N型隔离阱区域内注入杂质离子,具体包括:
利用预设的注入能量,向所述N型隔离阱区域内注入杂质离子。
5.如权利要求4所述的方法,其特征在于,所述预设的注入能量的范围值在200kev~240kev。
6.如权利要求5所述的方法,其特征在于,所述预设的注入能量的值为220kev。
7.如权利要求3所述的方法,其特征在于,所述向N型隔离阱区域注入的杂质离子的数量越多,所述PMOS器件的开启电压越高。
8.如权利要求4所述的方法,其特征在于,将生成的N型隔离阱与该P型隔离阱一起推进至设定的深度,具体包括:
利用预设的推进温度和时间,将该N型隔离阱与该P型隔离阱一起推进至设定的深度,在注入能量的控制下使得所述N型隔离阱的深度值低于P型隔离阱的深度值,且所述N型隔离阱在P型隔离阱中悬空。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210288958.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:塑编弹簧、软边新型钢架床网
- 下一篇:一种安全手套
- 同类专利
- 专利分类