[发明专利]LDMOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及LDMOS晶体管及其形成方法。

背景技术

横向双扩散金属氧化物半导体晶体管（lateral double diffusion MOS,LDMOS），由于具备高击穿电压，与互补金属氧化物半导体（CMOS）工艺兼容的特性，被广泛应用于功率器件中。与传统MOS晶体管相比，传统MOS器件中的源极区域和漏极区域相对于栅极对称；而LDMOS器件中的漏极区域比源极更远离栅极，在漏极区域与栅极之间有一个较长的轻掺杂区域，被称为漂移区。LDMOS在源漏接高压时，通过漂移区来承受较高的电压降，获得高击穿电压的目的。

现有技术公开了一种LDMOS结构，请参考图1，图1为N型LDMOS晶体管结构的剖面示意图，包括：P型衬底101；位于P型衬底101内的P^-型阱区111；位于P型衬底101内的N^-型漂移区121，所述N^-型漂移区121与P^-型阱区111相邻；位于P^-型阱区111内的N⁺型源极区域112；位于N^-型漂移区121内的N⁺型漏极区域122；位于N^-型漂移区121内的浅沟槽隔离结构123，所述浅沟槽隔离结构123位于N⁺型源极区域112和N⁺型漏极区域122之间、且与所述N⁺型漏极区域122相邻；位于P型衬底101表面的栅介质层131，所述栅介质层131覆盖部分P^-型阱区111和部分浅沟槽隔离结构123；位于栅介质层131上的栅电极层132；位于栅电极层132两侧的侧墙133。

当LDMOS晶体管开启时，在N⁺型源极区域112和N⁺型漏极区域122施加电压，电流可由N⁺型源极区域112经过P^-型阱区111、N^-型漂移区121，并聚集于N⁺型漏极区域122。由于浅沟槽隔离结构123的存在，N^-型漂移区121中的电场分布改变，让浅沟槽隔离结构区域123承受了较大的电场，进而可以获得较高的LDMOS击穿电压。

在公开号为CN 101266930的中国专利申请中还可以发现更多与上述技术方案相关的信息。

但是，现有技术形成的LDMOS的击穿电压有待进一步提高。

发明内容

本发明解决的问题是提供一种LDMOS晶体管及其形成方法，以提高LDMOS晶体管的击穿电压和降低成本。

为解决上述问题，本发明提供了一种LDMOS晶体管，包括：半导体衬底，所述半导体衬底内具有漂移区、与所述漂移区相邻的阱区；位于所述阱区内的源区；位于所述漂移区内的漏区；位于所述漂移区内的隔离结构，所述隔离结构位于所述漏区和所述源区之间，所述隔离结构的下表面沿所述LDMOS的沟道方向的宽度大于上表面沿所述LDMOS的沟道方向的宽度；位于所述半导体衬底上的栅极结构，所述栅极结构覆盖部分所述阱区和部分所述隔离结构。

可选的，所述漂移区的掺杂类型与所述半导体衬底的掺杂类型相反。

可选的，所述阱区的掺杂类型与所述半导体衬底的掺杂类型相同。

可选的，所述隔离结构的与所述源区相对的侧边与所述隔离结构的下表面的夹角在50°~80°的范围内。

可选的，所述隔离结构的与所述漏区相对的侧边与所述隔离结构的下表面的夹角在50°~80°的范围内。

可选的，所述隔离结构的与所述源区相对的侧边与所述隔离结构的下表面的夹角在50°~80°的范围内，且所述隔离结构的与所述漏区相对的侧边与所述隔离结构的下表面的夹角在50°~80°的范围内。

可选的，所述栅极结构包括栅介质层、位于栅介质层上的栅电极和位于栅电极两侧的侧墙。