[发明专利]具有动态错误侦测及更正的存储器

权利要求书

1.一种操作一具有错误更正码数据的存储器的方法，包含：

使用错误更正码来决定储存在该存储器中具有地址的位置中的数据的错误；

将被决定具有一个或多个错误数据的该些位置储存于一表格的项目中，该表格的该些项目与特定数据对应，该特定数据是利用该特定数据在该存储器中该位置的该地址进行存取；

于储存该项目于该表格内之后，读取该存储器中的被寻址数据；以及

于使用该错误更正码之前，使用该表格来更正该被寻址数据中的一错误。

2.根据权利要求1所述的方法，其中该表格包括储存于一内容可寻址存储器中的一数据结构。

3.根据权利要求1所述的方法，更包含更新该存储器中的数据，且清除该表格中与该更新数据有关的该些项目。

4.根据权利要求1所述的方法，更包含：

于使用该表格更正该寻址数据中的一错误之后，将该寻址数据及该错误更正码提供至错误更正码逻辑，且经由该错误更正码逻辑来提供错误检查后的数据。

5.根据权利要求1所述的方法，更包含假如该错误更正码逻辑有辨识出被寻址数据有错误，则于该表格中产生一项目。

6.根据权利要求5所述的方法，更包含假如该表格已经满了，则用该产生的项目覆盖现存项目之一。

7.根据权利要求6所述的方法，更包含使用自该表格中的该些项目所决定的参数来选取该现存项目之一。

8.一种集成电路，包含：

一存储阵列，用以储存数据及错误更正码于可寻址的位置，包括使用错误更正码决定出有一个或多个错误的储存在一个或多个位置上的数据；

一表格存储器储存一表格，该表格包括储存被决定具有一个或多个错误的该数据的该些位置的项目；以及

一逻辑，于使用与被寻址数据所对应的该错误更正码之前，使用该表格来更正该被寻址数据中的一错误。

9.根据权利要求8所述的集成电路，其中该表格存储器包括一内容可寻址存储器。

10.根据权利要求8所述的集成电路，更包含一响应该存储器的更新，而将该表格中对应于被更新数据的项目予以清除的逻辑。

11.根据权利要求8所述的集成电路，更包含错误更正码逻辑于该集成电路中，及一逻辑用以在该错误更正码逻辑有辨识出错误时于该表格中产生一项目的逻辑。

12.根据权利要求8所述的集成电路，更包含：

一错误更正码逻辑于该集成电路中；

一将使用该表格更正后的数据及与该数据相关的该错误更正码提供至该错误更正码逻辑，及使用该错误更正码逻辑来提供经错误检查后的数据的逻辑。

13.根据权利要求8所述的集成电路，更包含：一错误更正码逻辑于该集成电路中，一当该错误更正码逻辑辨识出有错误时于该表格中产生项目的逻辑，及一使用自该表格中的该些项目所决定的参数来选取现存项目之一进行替换的逻辑。

14.根据权利要求8所述的集成电路，其中该使用该表格中的一项目来更正一错误的逻辑包括一互斥或门，其具有一第一输入端与该表格的一输出连接，及一第二输入端与该阵列的一感测放大器的一输出连接。

15.根据权利要求8所述的集成电路，其中该使用该表格中的一项目来更正一错误的逻辑包括一多任务器，其具有一第一输入端与该表格的一输出连接，及一第二输入端与该阵列的一感测放大器的一输出连接；以及一选择控制信号，其与该表格的一输出连接。

16.一种集成电路，包含：

一存储阵列，用以储存数据及错误更正码(ECC)于可寻址的位置，包括在至少一个由错误更正码所决定出具有一个或多个错误的位置上的数据；

一内容可寻址存储器(CAM)，其包括一些项目，用以储存那些被决定具有一个或多个错误的数据的该至少一个位置所对应的地址；

错误更正码(ECC)逻辑；以及

逻辑，安置于该存储阵列与该错误更正码(ECC)逻辑间的一数据路径，以使用该内容可寻址存储器(CAM)于使用错误更正码(ECC)逻辑之前来更正一被寻址数据中的一错误。