[发明专利]一种制作在锗硅外延层上的隧穿晶体管及其制备方法

说明书

技术领域

本发明属于半导体器件技术领域，具体涉及一种隧穿晶体管及其制备方法。

背景技术

CMOS是complementary metal-oxide semiconductor（互补金属氧化物半导体）的缩写，它是一种半导体技术，可以将成对的MOS晶体管(n型MOS晶体管和p型MOS晶体管)集成在一块硅片上，其主要工艺过程包括：光刻n阱（或p阱）位置并在衬底内形成n阱（或p阱）；光刻场区位置并进行场区氧化；进行栅氧化并淀积多晶硅；回刻多晶硅；进行p+（或者n+）离子注入；进行n+（或者p+）离子注入；淀积绝缘层；光刻接触孔；蒸镀金属；回刻金属。随着半导体器件特征尺寸的不断缩小，MOS晶体管的源、漏极间漏电流随沟道长度的缩小迅速上升。在30纳米以下，有必要使用新的器件以获得较小的漏电流，降低芯片功耗。解决上述问题的方案之一就是采用隧穿晶体管结构，隧穿晶体管是一种漏电流非常小的晶体管，可以进一步缩小电路的尺寸、降低电压，大大降低芯片的功耗。

目前，传统硅基器件的发展逐渐达到物理和技术的双重极限，而载流子迁移率退化成为影响器件性能进一步提升的关键因素，而采用高迁移率沟道材料是提高器件的驱动能力的一种十分有效的途径。锗材料在低电场下的空穴迁移率是硅材料的4倍，电子迁移率是硅材料的2倍，因此，锗材料作为一种新的沟道材料以其更高的、更加对称的载流子迁移率成为高性能MOS晶体管器件很有希望的发展方向之一。但是，锗属于较为活泼的材料，它和介电材料的界面容易发生氧化还原反应，生成氧化锗，产生较多缺陷，进而影响材料的性能；同时，由于锗储量较少，价格昂贵，所以直接使用锗作衬底是不合适的。

发明内容

本发明的目的在于提供一种驱动能力高、制造成本低的制作在锗硅外延层上的隧穿晶体管及其制备方法。

本发明所提供的制作在锗硅外延层上的隧穿晶体管，其主要包括：

在半导体衬底表面之上形成的锗硅外延层；

在所述锗硅外延层和所述半导体衬底内形成的具有第一种掺杂类型的源区；

在所述锗硅外延层和所述半导体衬底内形成的具有第二种掺杂类型的漏区；

在所述锗硅外延层内介于所述源区与所述漏区之间形成的沟道区域；

在所述沟道区域之上形成的栅介质层；

在所述栅介质层之上形成的栅极导电层；

通过调节所述的栅极上的电压实现调控所述源区和漏区之间的隧穿载流子产生率。

所述的半导体衬底为硅或者为绝缘体上的硅。

所述的栅介质层为二氧化硅，或者为具有高介电常数值的绝缘材料。

所述的栅极导电层为掺杂的多晶硅，或者为金属导电材料。

所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂；或者，所述的第一种掺杂类型为p型掺杂，所述的的第一种掺杂类型为n型掺杂。

本发明中，制作所述的在锗硅外延层上的隧穿晶体管的制备方法，具体步骤如下；

在半导体衬底表面之上选择性生长锗硅外延层；

在所述锗硅外延层之上生长第一层绝缘薄膜；

在所述第一层绝缘薄膜之上生长第一层导电薄膜；

在所述第一层导电薄膜之上淀积一层光刻胶并掩膜、曝光、显影定义出隧穿晶体管的栅极位置；

刻蚀掉没有被光刻胶保护的所述第一层导电薄膜与所述第一层绝缘薄膜，剩余的所述第一层导电薄膜与所述第一层绝缘薄膜形成隧穿晶体管的栅极；

剥除光刻胶；

在所述锗硅外延层和所述半导体衬底内、所述栅极的一侧形成隧穿晶体管的源区；

在所述锗硅外延层和所述半导体衬底内、所述栅极的非源区侧形成隧穿晶体管的漏区。

如上所述的制作在锗硅外延层上的隧穿晶体管的制造方法，所述的半导体衬底为硅或者为绝缘体上的硅。

如上所述的制作在锗硅外延层上的隧穿晶体管的制造方法，所述的第一层绝缘薄膜为二氧化硅，或者为具有高介电常数值的绝缘材料。

如上所述的制作在锗硅外延层上的隧穿晶体管的制造方法，所述的第一层导电薄膜为掺杂的多晶硅，或者为金属导电材料。

本发明先在半导体衬底之上外延生长锗硅外延层，然后再在锗硅外延层上制备隧穿晶体管，所得到的隧穿晶体管具有高的开关电流，而且，本发明所提出的制作在锗硅外延层上的隧穿晶体管的制造方法与传统的COMS工艺兼容，工艺过程简单，制造成本低。

附图说明

图1为本发明提供的制作在锗硅外延层上的隧穿晶体管的一个实施例的截面图。