[发明专利]增进沟道阈值电压稳定性的方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种增进沟道阈值电压稳定性的方法。

背景技术

超大规模集成电路(Very Large Scale Integration，简称VLSI)经过数十年的发展后，人们已经可以在面积只有2cm²～3cm²大小的芯片上，放进数以千万计的晶体管。但在如此小体积的芯片上放置数目如此庞大的集成电路(IC)元件，元件之间的隔离至关重要。目前集成电路上隔离工艺使用的方式有两种，一种是局部硅氧化法(Local Oxidation of Silicon，简称LOCOS)，另一种为浅槽隔离工艺(Shallow Trench Isolation，简称STI)。随着元件尺寸发展到0.25μm以下，局部硅氧化法已难以应付集成电路量产上的需求，而转向浅槽隔离工艺为主。

浅槽隔离工艺的过程如图1a-图1d所示，包括以下步骤：(1)在基底101上依次生长氧化物层104和氮化物层105；(2)采用光刻、刻蚀工艺刻蚀氧化物层104、氮化物层105和基底101，形成浅槽；(3)生长隔离层，并经过平坦化，形成浅槽隔离103；(4)去除氮化物层105。在现有的技术中，去除氮化物层后，直接进行N阱制备步骤。这样的浅槽隔离工艺虽然能够到达很好的隔离效果，但对随后的沟道的制备产生影响，使得长沟道阈值电压不稳定，同一片晶圆(Wafer)的不同位置的长沟道阈值电压、不同晶圆的平均长沟道阈值电压的波动较大。

因此，如何提供一种增进沟道阈值电压稳定性的方法，从而保证器件沟道阈值电压具有较佳的稳定性，已成为本领域技术人员需要解决的问题。

发明内容

本发明的目的在于，提供一种增进沟道阈值电压稳定性的方法，保证器件沟道阈值电压具有较佳的稳定性，提高器件的性能。

为解决上述技术问题，本发明提供一种偏压温度不稳定性测试电路，包括：

提供基底，所述基底具有N阱区、P阱区和浅槽隔离，所述浅槽隔离用于隔离所述N阱区和所述P阱区，所述N阱区和所述P阱区表面自下至上具有氧化物层和氮化物层；

去除所述氮化物层，以露出所述氧化物层，露出的所述氧化物层形成剩余氧化物层；

对所述剩余氧化物层进行氧化处理，以形成补偿氧化层。

进一步的，采用化学气相沉积工艺对所述剩余氧化物层进行氧化处理。

进一步的，所述化学气相沉积工艺的气体为臭氧。

进一步的，所述补偿氧化层的平均厚度为

进一步的，所述剩余氧化物层的厚度具有非均匀性。

进一步的，所述剩余氧化物层的平均厚度为

进一步的，采用磷酸去除所述氮化物层。

进一步的，本发明还提供一种增进沟道阈值电压稳定性的方法，包括：

提供基底，所述基底具有N阱区、P阱区和浅槽隔离，所述浅槽隔离用于隔离所述N阱区和所述P阱区，所述N阱区和所述P阱区表面自下至上具有氧化物层和氮化物层；

去除所述氮化物层，以露出所述氧化物层，露出的所述氧化物层形成剩余氧化物层；

对所述剩余氧化物层进行回刻，以形成薄剩余氧化物层；

对所述薄剩余氧化物层进行氧化处理，以形成补偿氧化层。

进一步的，采用湿法刻蚀工艺对所述剩余氧化物层进行回刻。

进一步的，所述湿法刻蚀工艺的刻蚀液为氢氟酸。

进一步的，对所述剩余氧化物层进行回刻后，所述薄剩余氧化物层的平均厚度为

进一步的，采用化学气相沉积工艺对所述剩余氧化物层进行氧化处理。

进一步的，所述化学气相沉积工艺的气体为臭氧。

进一步的，所述补偿氧化层的平均厚度为

进一步的，所述剩余氧化物层的厚度具有非均匀性。

进一步的，所述剩余氧化物层的平均厚度为

进一步的，采用磷酸去除所述氮化物层。

与现有技术相比，本发明提供的增进沟道阈值电压稳定性的方法具有以下优点：

1、本发明提供的增进沟道阈值电压稳定性的方法，该方法在去除所述氮化物层步骤之后，还进行了对所述剩余氧化物层进行氧化处理步骤，形成补偿氧化层，与现有技术相比，对所述剩余氧化物层进行氧化处理，形成补偿氧化层，所述，补偿氧化层的厚度相比所述剩余氧化物层的厚度的具有更好的均匀性，从而提高沟道阈值电压的稳定性。