[发明专利]基于宽I/O DRAM的2.5D/3D系统芯片的DRAM修复架构

权利要求书

1.一种设备，包括：

宽输入/输出控制器，被配置成通过物理层与动态随机存取存储器(DRAM)通道进行通信；

内置修复分析器(BIRA)，被配置成收集来自所述宽输入/输出控制器的通信故障数据，并且进一步被配置成分析所述故障数据以确定所述DRAM通道中的动态随机存取存储器的故障列和行；以及

修复控制器，被配置成生成修复所述动态随机存取存储器的故障列和行的指令。

2.根据权利要求1所述的设备，进一步包括：

修复定序器，用于按顺序排列所生成的修复指令。

3.根据权利要求2所述的设备，进一步包括：

通用输入/输出(GPIO)管脚，被配置成接收来自所述修复控制器的修复指令。

4.根据权利要求3所述的设备，其中，所述修复控制器是eFUSE修复控制器，所述修复定序器是eFUSE修复定序器。

5.根据权利要求4所述的设备，进一步包括：

控制逻辑，被配置为片上系统(SOC)。

6.一种设备，包括：

存储器管芯，包括动态随机存取存储器(DRAM)通道；

逻辑管芯，包括被处理器测试外壳包裹的控制逻辑，所述处理器测试外壳被配置成启动所述控制逻辑的测试部件；所述控制逻辑进一步包括：

宽输入/输出控制器，被配置成通过物理层与所述动态随机存取存储器通道进行通信；

内置修复分析器(BIRA)，被配置成收集来自所述宽输入/输出控制器的通信故障数据，并且进一步被配置成分析所述故障数据以确定所述动态随机存取存储器通道中的动态随机存取存储器的故障列和行；

修复控制器，被配置成生成修复所述动态随机存取存储器的故障列和行的指令。

7.根据权利要求6所述的设备，进一步包括：

修复定序器，用于按顺序排列所生成的修复指令。

8.根据权利要求7所述的设备，进一步包括：

通用输入/输出(GPIO)管脚，被配置成接收来自所述修复控制器的修复指令。

9.根据权利要求7所述的设备，其中，所述修复控制器是eFUSE修复控制器，所述修复定序器是eFUSE修复定序器。

10.一种方法，包括：

使用宽输入/输出控制器通过物理层与动态随机存取存储器(DRAM)通道进行通信；

使用内置修复分析器(BIRA)收集来自所述宽输入/输出控制器的通信故障数据；

使用所述内置修复分析器(BIRA)分析所述通信故障数据，以确定所述DRAM通道中的动态随机存取存储器的故障列和行；以及

生成修复指令，以修复所述动态随机存取存储器的故障列和行。