[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种具有嵌入式锗硅结构的半导体器件的制造方法。 

背景技术

随着半导体器件尺寸的不断减小，对于金属-氧化物半导体场效应晶体管（MOSFET）而言，通常采用各种应力技术来增大通过MOS晶体管的电流，例如双应力线（DSL）、应力记忆技术（SMT）、嵌入式锗硅等。 

对于CMOS晶体管的PMOS部分而言，尤其是制造工艺节点在45nm以下时，嵌入式锗硅是常用的应力技术。为了给予所述PMOS部分的沟道区足够大的应力，通常先在所述PMOS部分的源/漏区中形成∑状凹槽，再在所述∑状凹槽中外延生长锗硅层。在形成的所述锗硅层中存在着较多的层错，这是由于应力不均或者局部应力过大造成的，这些层错主要出现在锗浓度较高、应力最大的区域。在上述外延生长过程中，在构成所述凹槽的硅材料的不同晶面，所述锗硅的生长速率是不同的，其在所述凹槽的底部生长速率较大，因此，形成的所述锗硅层的底部较厚，中间部分的高浓度锗的体积自然就减小了，不利于所述锗硅层对所述沟道区的整体应力的施加。 

因此，需要提出一种方法，以解决上述问题。 

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，且所述栅极结构两侧形成有紧靠所述栅极结构的偏移间隙壁结构；在所述栅极结构之间的半导体衬底中形成∑状凹槽；在所述∑状凹槽中形成第一锗硅层；去除所述第一锗硅层的中间部分以形成凹槽；在所述凹槽 中形成第二锗硅层。 

进一步，通过所述偏移间隙壁结构所构成的工艺窗口，采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽。 

进一步，采用干法蚀刻工艺形成所述凹槽。 

进一步，采用外延生长工艺形成所述第一锗硅层和所述第二锗硅层。 

进一步，所述第二锗硅层中的锗含量高于所述第一锗硅层中的锗含量。 

进一步，所述第二锗硅层中的锗含量高于30％。 

进一步，在形成所述第二锗硅层之后，还包括在所述第二锗硅层上形成一单晶硅层或者一具有低锗含量的锗硅层的步骤。 

进一步，在所述第一锗硅层的中间部分完全被去除的情况下，在形成所述第二锗硅层之前，还包括在所述凹槽的底部形成一第三锗硅层的步骤。 

进一步，所述第三锗硅层的锗含量低于所述第二锗硅层的锗含量。 

进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。 

本发明还提供一种半导体器件，所述半导体器件具有采用上述方法形成的嵌入式锗硅结构。 

根据本发明，可以解决形成的嵌入式锗硅结构中出现的层错缺陷减弱其向所述器件沟道区施加的应力的问题，进而增大嵌入式锗硅结构对所述器件沟道区施加的应力。 

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。 

附图中： 

图1A-图1E为本发明提出的具有嵌入式锗硅结构的半导体器件的制造方法的各步骤的示意性剖面图； 

图2为本发明提出的具有嵌入式锗硅结构的半导体器件的制造 方法的流程图。 

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。 

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的具有嵌入式锗硅结构的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。 

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。 

下面，参照图1A-图1E和图2来描述本发明提出的具有嵌入式锗硅结构的半导体器件的制造方法的详细步骤。 

参照图1A-图1E，其中示出了本发明提出的具有嵌入式锗硅结构的半导体器件的制造方法的各步骤的示意性剖面图。