[发明专利]雷达信号控制系统及方法

权利要求书

1.一种雷达信号控制系统，包括：

差分时钟信号产生单元，用于产生同步的第一路差分时钟信号和第二路差分时钟信号，该第一路差分时钟信号被传送至FPGA单元作为其工作时钟，该第二路差分时钟信号被传送至延时单元；

控制单元，用于传送采样参数和采样启动信号至FPGA单元，并接收来自FPGA单元传送的雷达回波数据；

FPGA单元，与所述差分时钟信号产生单元、控制单元相连接，用于依据采样参数产生延时控制字并将该延时控制字传送至延时单元，依据采样启动信号产生接收触发脉冲，并在所述接收触发脉冲的触发下，接收来自采样单元的雷达回波数据，并将其转发至控制单元；

延时单元，与所述FPGA单元、差分时钟信号产生单元相连接，用于根据从FPGA单元接收的延时控制字对输入的信号进行延时，包括：

第一延时通道，与所述差分时钟信号产生单元相连接，用于根据由FPGA单元输入的延时控制字对第二路差分时钟信号进行延时，其中，delay＜T，delay为所述延时的延时量，T为采样单元中采样时钟的采样周期；

以及，采样单元，其模拟信号输入端与接收天线相连接，用于利用延时后的第二路差分时钟信号作为采样时钟对雷达回波信号进行采样，并将采样得到的雷达回波数据转发至FPGA单元。

2.根据权利要求1所述的雷达信号控制系统，其中：

所述FPGA单元，还用于依据采样启动信号产生发射触发脉冲；

所述延时单元还包括：第二延时通道，与所述FPGA单元相连接，用于根据FPGA单元输入的延时控制字对输入的发射触发脉冲进行延时；

所述雷达信号控制系统还包括：超宽带信号产生单元，其输入端与延时单元第二延时通道的输出端相连接，用于根据发射触发脉冲产生超宽带雷达信号，并将该超宽带雷达信号通过天线发射出去。

3.根据权利要求2所述的雷达信号控制系统，其中，所述延时单元由L片双通道可编程延时线组成； 

该L片双通道可编程延时线的通道1共同构成所述第一延时通道，通道2共同构成第二延时通道；

所述FPGA单元生成对应L片双通道可编程延时线的L组延时控制字，对于每一组延时控制字，其低T1位用于控制对应双通道可编程延时线通道1的延时量，其高T2位用于控制通道2的延时量。

4.根据权利要求3所述的雷达信号控制系统，其中，所述双通道可编程延时线和采样单元满足：

1/F≤L×ΔT′，其中，ΔT′为双通道可编程延时线的每一通道最大延时量，F为采样单元的采样时钟频率，且

ΔT＝P×Δt，其中，ΔT为雷达信号控制系统的采样间隔，Δt为可编程延时线的延时分辨率，P为大于1的整数，且

1/F＝Q×ΔT，其中，Q为大于2的整数。

5.根据权利要求4所述的雷达信号控制系统，其中，所述L＝3，ΔT′＝5.115ns，F＞65MHz，Δt＝5ps；

每一组延时控制字的位数为20位，其低10位用于控制对应双通道可编程延时线通道1的延时量，其高10位用于控制通道2的延时量。

6.根据权利要求3所述的雷达信号控制系统，其中，所述双通道可编程延时线为SY89297U延时线，所述控制单元为PC104芯片，所述采样单元为ADS5463芯片。

7.根据权利要求1至6中任一项所述的雷达信号控制系统，其中，所述差分时钟信号产生单元包括：

晶振，用于产生单端时钟信号；

单端转差分芯片，与所述晶振相连接，用于将所述单端时钟信号生成两路的差分时钟信号。

8.根据权利要求7所述的雷达信号控制系统，还包括：

变压器单元，设置于采样单元和接收天线之间，用于将来自接收天线的单端模拟信号转换为差分模拟信号后送到采样单元；以及

电源管理单元，用于为差分时钟信号产生单元、FPGA单元、采样单元和控制单元分别提供电压。

9.根据权利要求8所述的雷达信号控制系统，其中，所述变压器单 元、采样单元、延时单元、FPGA单元和差分时钟信号产生单元的单端转差分芯片均集成在一块PCB板上。