[发明专利]雷达信号控制系统及方法

说明书

技术领域

本发明涉及电子行业数据采集与处理技术领域，尤其涉及一种基于现场可编程逻辑门阵列(Field programmable Gate Array，简称FPGA)的雷达信号控制系统及方法。

背景技术

近年来，国内外重大自然灾害以及事故灾难频发，造成大量人员伤亡和经济损失，生命探测雷达引起高度重视。通常情况下，发射信号频带在0.3GHz-3GHz内时，超宽带雷达有较好的穿透能力。由于超宽带生命探测雷达具有穿透能力强、探测距离大以及分辨率高的优点，从而在实践中得到了越来越多的应用。数据采集系统作为超宽带生命探测雷达的一个关键部分，它的功能是控制超宽带信号产生单元产生超宽带信号以及对雷达回波信号进行采集，直接影响雷达的性能。

申请人发现现有技术雷达信号控制方式存在如下技术缺陷：(1)无法实现相对时间基准可变时刻的数据采集；(2)按照香农采样定理，若采用实时采样方法对处于0.3GHz-3GHz带宽范围内的超宽带雷达回波信号进行采集，数据采集系统至少达到6GHz的实时采样率，这样的数据采集系统采样率固定、价格昂贵且体积较大，不便于推广应用。

发明内容

(一)要解决的技术问题

为解决上述的一个或多个问题，本发明提供了一种雷达信号控制系统及方法。

(二)技术方案

根据本发明的一个方面，提供了一种雷达信号控制系统，包括：差分时钟信号产生单元，用于产生同步的第一路差分时钟信号和第二路差分时钟信号，该第一路差分时钟信号传送至FPGA单元作为其工作时钟；控制单元，用于传送采样参数和采样启动信号至FPGA单元，并接收来自FPGA单元传送的雷达回波数据；FPGA单元，与差分时钟信号产生单元、控制单元相连接，用于依据采样参数产生延时控制字至延时单元，依据采样启动信号产生接收触发脉冲，并在接收触发脉冲的触发下，接收来自采样单元的雷达回波数据，并将其转发至控制单元；延时单元，与FPGA单元、差分时钟信号产生单元相连接，用于根据从FPGA单元接收的延时控制字对输入的信号进行延时，包括：第一延时通道，与所述差分时钟信号产生单元相连接，用于根据由FPGA单元输入的延时控制字对第二路差分时钟信号进行延时，其中，delay＜T，delay为所述延时的延时量，T为采样单元中采样时钟的采样周期；以及采样单元，其模拟信号输入端与接收天线相连接，用于利用延时后的第二路差分时钟信号作为采样时钟对雷达回波信号进行采样，并将采样得到的雷达回波数据转发至FPGA单元。

根据本发明的另一个方面，还提供了一种基于上述雷达信号控制系统的雷达信号控制方法，该方法由FPGA单元执行，包括：步骤A，接收控制单元发送的采样参数，该采样参数包括：采样周期数N，采样点数M和采样间隔ΔT；步骤B，接收控制单元发出的采样启动信号，初始化采样点数寄存器和延时控制字寄存器；步骤C，将延时控制字寄存器的值送到延时单元；步骤E，产生接收触发脉冲，触发自身读取来自采样单元的N点数据，并将该N点数据进行存储；步骤F，将采样点数寄存器值加N，判断采样点数寄存器值是否达到了采样点数M，如果达到，执行步骤G，否则，执行步骤H；步骤G，将延时控制字寄存器值增加一个步进，该步进使延时单元中第一延时通道的延时量增加ΔT，执行步骤C；步骤H，将存储的M点数据进行重新组合，并将组合后的M点数据传送到PC104。

(三)有益效果

从上述技术方案可以看出，本发明雷达信号控制系统及方法具有以下有益效果：

(1)采用FPGA编写延时控制字至延时单元，控制延时单元第一延时通道和第二延时通道的延时，从而达到实现相对时间基准可变时刻的数据采集；

(2)延时单元采用三片双通道可编程延时线级联，每片可编程延时线可编程实现两个0-5.115ns的延时通道，三片级联可编程实现两个0-15.345ns延时通道，可根据系统需要和延时通道的延时范围选取合适工作频率的晶振，提高了系统灵活性；

(3)所采用的双通道可编程延时线的延时分辨率为5ps，采样单元能够编程实现5ps步进的延时，生命探测雷达数据采集系统可以实现以一到多倍延时分辨率为采样间隔的数据采集，从而可根据超宽带信号的带宽，编程实现合适的采样间隔，带宽较大时，可以编程实现较小的采样间隔，带宽较小时，可以编程实现较大的采样间隔，以进行高速数据采集；

(4)FPGA单元、采样单元、延时单元和变压器单元等集成在一块20cm×10cm的PCB板上，体积小且质量轻，可实现便携式应用。

附图说明

图1为本发明实施例雷达信号控制系统的结构框图；