[发明专利]高效存储器层级管理有效
申请号: | 201210297361.8 | 申请日: | 2007-01-22 |
公开(公告)号: | CN102866879A | 公开(公告)日: | 2013-01-09 |
发明(设计)人: | 迈克尔·威廉·莫罗;托马斯·安德鲁·萨托里乌斯 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F9/38 | 分类号: | G06F9/38;G06F12/08 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 刘国伟 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高效 存储器 层级 管理 | ||
1.一种在与指令高速缓冲存储器分离的数据高速缓冲存储器中寻找指令的方法,其包含:
在所述指令高速缓冲存储器中的指令取出地址处尝试取出所述指令;
接收指示高速缓冲存储器未命中的命中信号;
响应于所述命中信号,选择所述指令取出地址作为数据取出地址;且
在所述数据高速缓冲存储器中,对在所述数据取出地址处取出所述指令进行尝试。
2.一种处理器复合体,其包含:
指令高速缓冲存储器;
数据高速缓冲存储器;以及
选择器,其经配置以响应于指示高速缓冲存储器未命中的命中信号,基于选择信号而选择指令取出地址或数据取出地址,其中所述选择信号致使所述指令取出地址或所述数据取出地址应用于所述数据高速缓冲存储器,借此从所述数据高速缓冲存储器选择性地取出指令或数据。
3.根据权利要求2所述的处理器复合体,其中所述选择器的所述选择信号响应于数据存取操作而选择所述数据取出地址。
4.根据权利要求2所述的处理器复合体,其中如果指令取出操作的所述命中信号指示没有在所述指令高速缓冲存储器中找到指令,那么所述选择器的所述选择信号选择所述指令取出地址。
5.根据权利要求2所述的处理器复合体,其进一步包含:
第二选择器,其经配置以选择来自所述指令高速缓冲存储器的指令输出总线,或选择来自所述数据高速缓冲存储器的数据输出总线,以应用于处理器的指令总线输入。
6.根据权利要求5所述的处理器复合体,其中如果指令取出操作的所述命中信号指示没有在所述指令高速缓冲存储器中找到所述指令,并且数据取出操作的状态指示在所述数据高速缓冲存储器中在通过所述第一选择器选择的所述指令取出地址处找到数据,那么所述第二选择器选择来自所述数据高速缓冲存储器的所述数据输出总线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210297361.8/1.html,转载请声明来源钻瓜专利网。