[发明专利]高效存储器层级管理

说明书

分案申请

本发明专利申请是申请号为200780002444.7，申请日为2007年1月22日，以及发明名称为“高效存储器层级管理”的发明专利申请案的分案申请。

技术领域

本发明大体上涉及用于从具有指令高速缓冲存储器和数据高速缓冲存储器的存储器取出指令的技术，且更具体地说，涉及用于在指令高速缓冲存储器中出现未中之后，通过直接从数据高速缓冲存储器(如果指令驻存在那里)取出指令来取出所述指令的改进方法。

背景技术

例如手机、膝上型计算机、个人数据助理(PDA)等等的一般便携式产品需要使用例如通信和多媒体程序的处理器执行程序。用于此些产品的处理系统包括用于存储指令和数据的处理器与存储器复合体。举例来说，指令和数据可存储在由多级高速缓冲存储器组成的分级存储器中，包括(例如)指令高速缓冲存储器、数据高速缓冲存储器和系统存储器。单独指令高速缓冲存储器和单独数据高速缓冲存储器的使用被称为哈佛结构(Harvard architecture)。由于哈佛结构使指令高速缓冲存储器与数据高速缓冲存储器隔离，所以当指令存储在数据高速缓冲存储器中时可能出现问题。

在使用哈佛结构的一般系统处理中，出现指令可存储在数据高速缓冲存储器中的情形。举例来说，如果程序经加密或呈压缩形式，那么必须在允许所述程序运行之前对所述程序进行解密/解压缩。解密/解压缩过程将经加密/压缩的程序视为数据，以便对其进行处理，且在经解密/解压缩的指令前往系统存储器的路上将其作为数据存储在数据高速缓冲存储器中(例如，1级数据高速缓冲存储器)。从Java字节代码产生指令是另一种情形，其中最初将指令视为数据，其使用包括数据高速缓冲存储器的数据路径而存储到系统存储器。程序的初始状态(其中程序指令被视为为数据)在存储器层级内产生相干性问题，因为程序的至少一些部分可在执行所述程序之前驻存在数据高速缓冲存储器中。

为了解决相干性问题，通常采用软件方法，其中数据高速缓冲存储器中的程序或程序段在程序控制下移动到系统存储器，指令高速缓冲存储器通常对于清理任何旧的程序段的高速缓冲存储器是无效的，且包含所述程序的指令接着从系统存储器被取出。在执行之前指令从数据高速缓冲存储器到系统存储器的移动和指令从系统存储器的取出可能花费若干循环，从而降低了处理器的性能，因为在程序在处理器上运行之前，必须出现处理时间开销以存取最初驻存在数据高速缓冲存储器上的指令。

发明内容

在本发明的若干方面中，本发明认识到处理数据高速缓冲存储器中的指令的开销可能限制处理器的性能，且可能限制可实现的服务的质量。本发明还认识到可能需要存取驻存在数据高速缓冲存储器中的指令。

此外，本发明描述当没有在指令高速缓冲存储器中找到指令、指令高速缓冲存储器未中且确定所述指令在数据高速缓冲存储器中时，用于直接从数据高速缓冲存储器取出所述指令的设备、方法和计算机可读媒体。通过在指令高速缓冲存储器未中之后，直接从数据高速缓冲存储器取出指令，处理器性能可得到改进。

为了此些目的，本发明的实施例包括一种在与指令高速缓冲存储器分离的数据高速缓冲存储器中寻找指令的方法。在此方法中，确定对在指令取出地址处取出所述指令的尝试在指令高速缓冲存储器中未中。将所述指令取出地址变换为数据取出地址。此外，在所述数据高速缓冲存储器中，对在经变换的数据取出地址处取出所述指令进行尝试。

本发明的另一实施例提出一种用于取出指令的处理器复合体。所述处理器复合体可适当包括指令高速缓冲存储器、数据高速缓冲存储器以及第一选择器。所述第一选择器用以选择指令取出地址或数据取出地址。将所选择的取出地址应用于数据高速缓冲存储器，借此可从所述数据高速缓冲存储器选择性取出指令或数据。

对本文所揭示的本发明性概念以及其它特征的较完整理解将从以下具体实施方式和附图中显而易见。

附图说明

图1是可使用本发明的实施例的示范性无线通信系统的框图；

图2是处理器与存储器复合体的功能框图，其中数据高速缓冲存储器操作适合于根据本发明实施例的指令取出的存储器高效操作；

图3是根据本发明的用于取出存储在数据高速缓冲存储器中的指令，以便减少与最初作为数据存储在数据高速缓冲存储器中的指令相关联的未中处理开销的示范性方法的流程图；

图4是包括指令页表的处理器与存储器复合体的功能框图，其中数据高速缓冲存储器操作适合于根据本发明的高效指令取出；