[发明专利]一种半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体制造技术，尤其涉及一种半导体结构及其制造方法。

背景技术

在现有技术中，常规半导体结构的制造方法如下(参考图1，图1为现有技术中半导体结构的剖面示意图)：提供一个具有栅堆叠的衬底100，所述栅堆叠包括栅介质层210、金属栅极220以及侧墙240；在衬底100上、栅堆叠两侧形成源/漏区110；在所述源/漏区110的表面上形成接触层111(如金属硅化物层)；沉积层间介质层300以覆盖所述源/漏区110以及栅堆叠；刻蚀所述层间介质层300至暴露所述源/漏区110以形成接触孔310或者接触沟310(a)；在所述接触孔310或者接触沟310(a)内填充接触金属310，形成孔状接触塞(参考图1(a)，图1(a)为根据图1示出的具有孔状接触塞的半导体结构的俯视示意图)或者沟状接触塞(参考图1(b)，图1(b)为根据图1示出的具有沟状接触塞的半导体结构的俯视示意图)。由于在接触塞与源/漏区110之间存在接触层112，所以有利于减小源/漏区110的接触电阻。

但是，现有技术仅仅是通过在源/漏区的表面上形成接触层以提高半导体结构的性能，而没有在此基础上进一步通过向沟道引入应力以调整和提高半导体器件的性能。

因此，如何既可以减小源/漏区的接触电阻，又可以向沟道中引入应力，改善沟道中载流子的迁移率，从而进一步提高半导体结构的性能，就成了亟待解决的问题。

发明内容

本发明的目的是提供一种半导体结构及其制造方法，不但利于减小源/漏区与接触层之间的接触电阻，还可以提高沟道中的应力，以改善沟道中载流子的迁移率。

根据本发明的一个方面，提供一种半导体结构的制造方法，该方法包括以下步骤：

a)提供一个衬底，在所述衬底上形成栅堆叠，并在所述衬底之中形成源/漏区；

b）刻蚀所述源/漏区，以形成沟槽；

c）在刻蚀后的所述源/漏区的表面上形成接触层；

d）在所述沟槽内形成应力产生材料层；

e）沉积层间介质层，并形成与所述应力产生材料相接触的接触塞。

本发明另一方面还提出一种半导体结构，包括衬底、栅堆叠、源/漏区、接触层、层间介质层以及接触塞，其中：

所述栅堆叠形成于所述衬底之上；

所述源/漏区形成于所述衬底之中、位于所述栅堆叠两侧；

所述接触层位于所述源/漏区的表面上；

所述层间介质层覆盖所述源/漏区以及栅堆叠；

存在应力产生材料层，嵌于所述源/漏区之中，且形成于所述接触层之上；以及

所述接触塞嵌于所述层间介质层内并与所述应力产生材料层电连接。

与现有技术相比，本发明具有以下优点：

通过刻蚀源/漏区形成沟槽，以增加所述源/漏区暴露的区域，然后在所述源/漏区的表面上形成接触层，并在所述沟槽内填充应力产生材料，在有效地减小了源/漏区与接触层之间接触电阻的同时，还向沟道中引入了应力，改善了沟道中载流子的迁移率，从而提高了半导体结构的性能。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为现有技术中半导体结构的剖面示意图；

图1(a)为根据图1示出的具有孔状接触塞的半导体结构的俯视示意图；

图1(b)为根据图1示出的具有沟状接触塞的半导体结构的俯视示意图；

图2为根据本发明的半导体结构制造方法的流程图；

图3至图12为根据本发明的一个实施例按照图2所示流程制造半导体结构的各个阶段的剖面示意图。

图3(a)至图12(a)为根据图3至图12示出的半导体结构的各个阶段的俯视示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。