[发明专利]非易失性存储器系统及其擦除方法

说明书

技术领域

本发明涉及存储器领域，特别涉及一种非易失性存储器系统及其擦除方法。

背景技术

只读存储器（Read Only Memory，ROM）为一种非易失性存储器（Non-volatile Memory），所存入的信息和数据不会因为电源供应的中断而消失。可擦除和编程只读存储器（Erasable Programmable ROM，ERPOM）则是将只读存储器的应用推广到可以进行数据的擦除与重新写入，但是擦除的动作需要用到紫外线，因此制作EPROM的成本较高。此外，EPROM进行数据删除时，将把所有存储在EPROM的数据全部擦除，这使得每次数据修改时，需重新编程，相当耗时。

另一种可以让数据修改的可擦除可编程只读存储器（Electrically Erasable Programmable ROM，EEPROM）则无上述缺点，在进行数据的擦除与重新写入时，可以“一个存储单元一个存储单元的进行”（Bit By Bit）的进行，数据可以进行多次的写入、读出和擦除等操作。

参考图1，图1为现有EEPROM存储阵列的结构示意图，包括：若干呈行列排布的全局字线GWL和总位线GBL，位于总位线GBL和全局字线GWL的交叉处的位存储子阵列10，位存储子阵列10与相应的总位线GBL相连。

所述存储阵列还包括：位于行阵列中相邻的位存储子阵列10之间的字线切换单元11，所述字线切换单元11与全局字线GWL相连，相邻的两个位存储子阵列10分别通过第一字线电源线12和第二字线电源线13与字线切换单元11相连接，字线切换单元11用于在对位存储子阵列10进行编程、擦除或读取操作时，控制第一字线电源线12、第二字线电源线13与全局字线GWL之间是否导通，使得第一字线电源线12、第二字线电源线13为高电位或零电位。

所述位存储子阵列10中具有n（n≥1）个串联的共享字线的存储单元，所述总位线GBL具有n+1（n≥1）条相互平行的子位线，所述位存储子阵列10的存储单元与相应的子位线相连，具体请参考图2，图2为位存储子阵列10的电路结构图，包括：若干串联的共享字线的存储单元15，每个存储单元15具有两个存储子单元、位于两个存储子单元之间的字线以及位于存储子单元远离字线一侧的源/漏区，每个存储子单元包括浮栅和位于浮栅上的控制栅，存储单元15的两个存储子单元的控制栅分别与第一控制栅电源线CG0和第二控制栅电源线CG1相连接，字线与字线电源线WL0相连接，字线电源线WL0相应的与第一字线电源线12或第二字线电源线13相连，存储单元15的两端的源/漏区分别与不同的子位线BL相连，相邻的存储单元的相连的一端连接至同一子位线。存储阵列中，同一行的不同位存储子阵列中的相应的存储单元的控制栅均连接至第一控制栅电源线CG0和第二控制栅电源线CG1。

由于同一行中的所有存储子阵列的控制栅均连接到同一电位，在对上述存储阵列的一目标位存储子阵列进行擦除操作时，对同一行中其他的位存储子阵列中存储的数据可能会造成干扰。

发明内容

本发明解决的问题是提供一种非易失性存储器系统及其擦除方法，防止擦除操作时，对同一行的其他位存储子阵列的干扰。

为解决上述问题，本发明实施例提供了一种非易失性存储器系统，包括：

非易失性存储器阵列，所述非易失性存储器阵列具有若干行，每一行具有若干位存储子阵列，所述位存储子阵列为数据的擦除单位，所述位存储子阵列中具有若干共享字线的存储单元；

状态控制单元，用于接收地址和控制命令，对控制命令进行解析，输出相应的控制信号，对地址进行转换，输出行地址和列地址；

行译码单元，接收状态控制单元输出的行地址，对行地址进行译码，选择对应输入的行地址的字线；

列译码单元，接收状态控制单元输出的列地址，对列地址进行译码，选择对应输入的列地址的位线，通过位线将位存储子阵列中的数据读出或者将输入/输出缓存单元中的数据写入位存储子阵列中；

灵敏放大器单元，将列译码单元读出的数据进行放大，并将放大的数据输出到输入/输出缓存单元中；

输入/输出缓存单元，用于暂时存储放大的数据和需要写入位存储子阵列的数据，并在对目标位存储子阵列进行擦除操作之前，将目标位存储子阵列所在行的其他的位存储子阵列中读出的第一数据发送给检测单元，以及在对目标位存储子阵列进行擦除操作之后，将目标位存储子阵列所在行的其他的位存储子阵列中读出的第二数据发送给检测单元；